女兵报名-工作联系函

本科生期末试卷（一）
一、选择题（每小题1分，共15分）

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多
数计算机仍属于（ ）计算机。
A 并行 B 冯
·
诺依曼 C 智能 D 串行
2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整
数为（ ）。
A -(2
31
-1) B -(2
30
-1) C -(2
31
+1) D -(2
30
+1)
3 以下有关运算器的描述，（ ）是正确的。
A 只做加法运算
B 只做算术运算
C 算术运算与逻辑运算
D 只做逻辑运算
4 EEPROM是指（ ）。
A 读写存储器 B 只读存储器
C 闪速存储器 D 电擦除可编程只读存储器
5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁
表面存储器。
A cache-主存 B 主存-辅存 C cache-辅
存 D 通用寄存器-cache
6 RISC访内指令中，操作数的物理位置一般安排在（ ）。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器

D 两个通用寄存器
7 当前的CPU由（ ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行 部件
的CPU相比，一个m段流水CPU的吞吐能力是（ ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
9 在集中式总线仲裁中，（ ）方式响应时间最快。
A 独立请求 B 计数器定时查询 C 菊花链
10 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 指令计数器
C 程序计数器 D 指令寄存器
11 从信息流的传输速度来看，（ ）系统工作效率最低。
A 单总线 B 双总线
C 三总线 D 多总线
12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止
本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许 B 中断请求
C 中断屏蔽 D DMA请求

13 安腾处理机的典型指令格式为（ ）位。
A 32位 B 64位 C 41位 D 48位
14 下面操作中应该由特权指令完成的是（ ）。
A 设置定时器的初值
B 从用户模式切换到管理员模式
C 开定时器中断
D 关中断
15 下列各项中，不属于安腾体系结构基本特征的是（ ）。
A 超长指令字
B 显式并行指令计算
C 推断执行
D 超线程
二、填空题（每小题2分，共20分）

1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符
系统是七单位的（ ）码。
2 按IEEE754 标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、
尾数M（23位）三个域组成。其中阶 码E的值等于指数的真值（ ）加上一个
固定的偏移值（ ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用
（ ）并行技术，后者采用（ ）并行技术。
4 虚拟存储器分为页式、（ ）式、（ ）式三种。
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还
有3个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作
数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干
个（ ）来表示。

7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、
128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）
和8个（ ）。
8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高
传输速率，单位是（ ）。
9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前
者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与
IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）

1 CPU中有哪几类主要寄存器，用一句话回答其功能。
2 指令和数据都用二进制代码存放在内 存中，从时空观角度回答CPU如何
区分读出的代码是指令还是数据。
四、计算题（10分）

设x=-15，y=+13，数据用补码表示，用带 求补器的阵列乘法器求出乘积
x×y，并用十进制数乘法进行验证。
五、证明题（12分）

用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。

六、设计题（15分）

某计算机有下图所示的功能部件，其中M为主存，指 令和数据均存放在
其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R
0
～
R
3
为通用寄存器，
IR为指令寄存器，PC为程序计数器（具有自动加1功 能），C、D为暂存寄存器，
ALU为算术逻辑单元，移位器可左移、右移、直通传送。
⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭
头表示信息传送方向。

⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1
中的
数与（R
2
）指示的主存单元中的数相加，相加的结果直通传送至 R
1
中。
⑶若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程
图。

七、分析计算题（12分）

如果一条指令的执行过程分为取指令、指令译码、指令执 行三个子过程，每
个子过程时间都为100ns。
⑴请分别画出指令顺序执行和流水执行方式的时空图。
⑵计算两种情况下执行n=1000条指令所需的时间。
⑶流水方式比顺序方式执行指令的速度提高了几倍？



本科生期末试卷（二）
一、选择题（每小题1分，共15分）

1 冯
·
诺依曼机工作的基本方式的特点是（ ）。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作

D 存贮器按内容选择地址
2 在机器数（ ）中，零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
3 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范
围是（ ）。
A 0—64MB B 0—32MB C 0—32M D 0—64
M
5 主存贮器和CPU之间增加cache的目的是（ ）。
A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
外，另一个常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
7 同步控制是（ ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式

D 所有指令执行时间都相同的方式
8 描述PCI总线中基本概念不正确的句子是（ ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器
的容量为（ ）。
A 512KB B 1MB C 256KB D 2MB
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。
A 通用寄存器 B 堆栈 C 存储器 D 外存
11 特权指令是由（ ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心程
序 D IO程序
12 虚拟存储技术主要解决存储器的（ ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三
者兼顾
13 引入多道程序的目的在于（ ）。
A 充分利用CPU，减少等待CPU时间
B 提高实时响应速度
C 有利于代码共享，减少主辅存信息交换量
D 充分利用存储器
14 64位双核安腾处理机采用了（ ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+
资源重复

15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。
A 中断服务
B 与取数指令有关的控制相关
C 与转移指令有关的控制相关
D 与存数指令有关的控制相关
二、填空题（每小题2分，共20分）

1 在计算机术语中，将ALU控制器和（ ）存储器合在一起称为（ ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，
（ ）表示法。
3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度
比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。
5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令
时（ ）寻址。
6 CPU从（ ）取出一条指令并执行这条指令的时间和称为（ ）。
7 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储
器，其余指令的操作均在寄存器之间进行。
8 微型机的标准总线，从带宽132MBS的32位（ ）总线发展到64位的
（ ）总线。
9 IA-32表示（ ）公司的（ ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字
段，用以指明哪些指令可以（ ）执行。
三、简答题（每小题8分，共16分）

1 简述64位安腾处理机的体系结构主要特点。
2 画出分布式仲裁器的逻辑示意图。

四、计算题（10分）

已知x=-0.01111，y=+0.11001,求：
① [x]
补
，[ -x]
补
，[y]
补
，[-y]
补
；
② x+y,x-y,判断加减运算是否溢出。
五、分析题（12分）

参见图1，这是一个二维中断系统，请问：
① 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设
备的中断优先级。
② 若CPU现执行设备C的中断服务程序，IM
2
，IM
1
，IM
0
的状态是什么？
如果CPU执行设备H的中断服务程序，IM
2
，IM< br>1
，IM
0
的状态又是什么？
③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不
能，采取什么方法可达到目的？
④ 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足
此要求？

六、设计题（15分）

图2所示为双总线结构机 器的数据通路，IR为指令寄存器，PC为程序计
数器（具有自增功能），M为主存（受RW#信号控制 ），AR为地址寄存器，DR
为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号 G控制
的是一个门电路。另外，线上标注有小圈表示有控制信号，例中y
i
表示y寄存
器的输入控制信号，R
1o
为寄存器R
1
的输出控制信号，未标字符 的线为直通线，
不受控制。
① “ADD R2,R0”指令完成(R
0)+(R
2
)→R
0
的功能操作，画出其指令周期
流程图，假设 该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出
相应的微操作控制信号序列。
② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然
后画出指令周期流程图。

七、分析题（12分）
设有k=4段指令流水线，它们是取指令、译码、执行、存结果，各流水段持
续时间均为Δt。
①连续输入n=8条指令，请画出指令流水线时空图。
②推导流水线实际吞吐率的公式P，它定义为单位时间中输出的指令数。
③推导流水线的加速 比公式S，它定义为顺序执行几条指令所用的时间与流
水执行几条指令所用的时间之比。
本科生期末试卷（三）
一、选择题（每小题1分，共15分）

1 下列数中最小的数是（ ）。

A （101001）
2
B （52）
8
C （101001）
BCD
D （233）
16

2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数
目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。
A 对程序员的训练要求来说，需要硬件知识
B 汇编语言对机器的依赖性高
C 用汇编语言编写程序的难度比高级语言小
D 汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立
的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数
器 D 堆栈
6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令

D 多媒体CPU是以超标量结构为基础的CISC机器
8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。
A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转
移
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确
的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。
A 存储介质 B 驱动装置 C 控制电
路 D 计数器
12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现
场 D 恢复CPU现场
13 IEEE1394是一种高速串行IO标准接口。以下选项中，（ ）项不属
于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总
线管理
14 下面陈述中，（ ）项属于存储管理部件MMU的职能。
A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属
于安腾的执行单元。
A 浮点执行单元 B 存储器执行单元
C 转移执行单元 D 定点执行单元
二、填空题（每小题2分，共20分）

1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数
范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位， 则它能表示的最大规格化正数为（ ）。
3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统
的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，< br>每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组
地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若
干个（ ），而后者又包含若干个（ ）。
7 某中断系统中， 每抽取一个输入数据就要中断CPU一次，中断处理程序
接收取样的数据，并将其保存到主存缓冲区内。 该中断处理需要X秒。另一方面，
缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要 Y秒，因
此该系统可以跟踪到每秒（ ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。
就其所传送信息的性质而言，在公共通路上传送的信息包括（ ）、（ ）、
（ ）。
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ ）
保护。
10 安腾体系结构采用推测技术，利用（ ）推测方法和（ ）推测方法
提高指令执行的并行度。
三、简答题（每小题8分，共16分）

1 列表比较CISC处理机和RISC处理机的特点。
2 简要列出64位的安腾处理机体系结构的主要特点。
四、计算题（12分）

有两个浮点数N
1
=2
j1
×S
1
,N
2
=2
j2
×S
2
，其中阶码用4位移码、尾数用8位
原码表示（含1 位符号位）。设

j
1
=(11)
2
,S
1< br>=(+0.0110011)
2
,j
2
=(-10)
2
,S
2
=(+0.1101101)
2
，求N
1
+N2
，写出运算步
骤及结果。
五、设计题（12分）

机器字长32位，常规设计的物理存储空间≤32M，若将物理存储空间扩
展到256M，请提出一种设 计方案。
六、分析题（10分）

某机的指令格式如下所示

X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R
X1
寻址 ；X=10：
用变址寄存器R
X2
寻址；X=11：相对寻址
设( PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确
定下列指令中的有效地址：
①4420H ②2244H ③1322H ④3521H
七、分析题（15分）

有如下四种类型的单处理机：
① 基准标量机（每个CPU周期启动1条机器指令，并行度ILP=1）；

② 超级标量机（每个CPU周期启动3条机器指令，并行度ILP=3）；
③ 超级流水机（每13个CPU周期启动1条机器指令，并行度ILP=3）；
④ 超标量超流水机（每个CPU周期启动9条指令，并行度ILP=9）。
试画出四种类型处理机的时空图。
本科生期末试卷（四）
一、选择题（每小题1分，共15分）

1 运算器的核心功能部件是（ ）。
A 数据总线 B ALU C 状态条件寄存
器 D 通用寄存器
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是
（ ）。
A 1M B 4MB C 4M D 1MB
3 某SRAM芯 片，其容量为1M×8位，除电源和接地端外，控制端有E和
RW#，该芯片的管脚引出线数目是（ ）。
A 20 B 28 C 30 D 32
4 双端口存储器所以能进行高速读写操作，是因为采用（ ）。
A 高速芯片 B 新型器件
C 流水技术 D 两套相互独立的读写电路
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
以外，另一个数常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段
控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
7 微程序控制器中，机器指令与微指令的关系是（ ）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 程序计数器 C 指令寄存
器 D 通用寄存器
9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。
A 指令译码器 B 判断程序 C 微指
令 D 时序信号
10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。
A 通用寄存器 B 堆栈 C 主存 D 外存
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的
时间。
A 指令周期 B 机器周期 C 存储周
期 D 总线周期
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈
述中不正确的项是（ ）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力

13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长
14 进程从运行状态转入就绪状态的可能原因是（ ）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。
A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7
二、填空题（每小题2分，共20分）

1 计算机系统的层次结构从下至上可 分为五级，即微程序设计级（或逻辑
电路级）、一般机器级、操作系统级、（ ）级、（ ）级。
2 十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前
者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数
有（ ）和（ ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，
计算机采用多级存储体系结构，即（ ）、（ ）、（ ）。
5 高级的DRA M芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出三种高级DRAM芯片，它们是 （ ）、（ ）、（ ）。
6 一个较完善的指令系统，应当有（ ）、（ ）、（ ）、（ ）
四大类指令。

7 机器指令对四种类型的数据进行操作。这四种数据类型包括（ ）型数
据、（ ）型数据、（ ）型数据、（ ）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地
址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。
9 虚存系统中，通常采用页表保护、段表保护和键保护以实现（ ）保护。
10 安腾体系结构采用分支推断技术，将传统的（ ）分支结构转变为无
分支的（ ）代码，避免了错误预测分支而付出的代价。
三、简答题（每小题8分，共16分）

1 PCI总线中三种桥的名称是什么？简述其功能。
2 安腾处理机采用的6种增强并行性功能的技术措施是什么？
四、证明题（12分）

设|x|
﹤
(2
n
-1)，|y|
﹤
(2
n
-1)，|x+y|
﹤
(2
n
-1)
求证：[x]
补
+[y]
补
=[x+y]
补
(mod 2
n+1
)
五、计算题（10分）

设存储器容量为64 M字，字长为64位，模块数m=8，分别用顺序和交叉
方式进行组织。存储周期T=100ns，数据 总线宽度为64位，总线传送周期=50ns。
求：顺序存储器和交叉存储器的带宽各是多少？
六、分析题（12分）

一种二进制RS型32位的指令结构如下：

其中OP为操作码字段 ，X为寻址模式字段，D为偏移量字段，其寻址模
式定义为有效地址E算法及说明列表如下：据写入到以 （R2）为地址的数存单元
中。请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控 制信
号。（一个CPU周期含T
1
～
T
4
四个时钟信号，寄 存器打入信号必须注明时钟序号）

请写出6种寻址方式的名称。
七、设计题（15分）

CPU的数据通路如 图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存
储器，P C为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲 ），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R0
寄存器。
机器指令“LDA(R3),R0”实现的功能是：以（R3）的内 容为数存单元地
址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，
并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T
1
～
T4
四个时
钟信号，寄存器打入信号必须注明时钟序号）

本科生期末试卷（五）
一、选择题（每小题1分，共15分）

1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最
大正整数位（ ）。
A +(2
63
-1) B +(2
64
-1) C -(2
63
-1) D -(2
64
-1)
2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来
实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3 存储单元是指（ ）。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合
4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。
A 0—1M B 0—512KB C 0—56K D 0—256
KB
5 用于对某个寄存器中操作数的寻址方式为（ ）。
A 直接 B 间接 C 寄存器直接 D 寄存器
间接
6 程序控制类的指令功能是（ ）。

A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和IO设备之间的数据传送
D 改变程序执行的顺序
7 指令周期是指（ ）。
A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间
D 时钟周期时间
8 描述当代流行总线结构中基本概念不正确的句子是（ ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块
9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ ）。
A 256位 B 16位 C 8位 D 7位
10 发生中断请求的条件是（ ）。
A 一条指令执行结束
B 一次IO操作结束
C 机器内部发生故障
D 一次DMA操作结束
11 中断向量地址是（ ）。
A 子程序入口地址
B 中断服务程序入口地址
C 中断服务程序入口地址指示器

D 例行程序入口地址
12 IEEE1394所以能实现数据传送的实时性，是因为（ ）。
A 除异步传送外，还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行，命中率则下降
C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为（ ）。
A 空间浪费大，存储共享不易，存储保护容易，不能动态连接
B 空间浪费小，存储共享容易，存储保护不易，不能动态连接
C 空间浪费大，存储共享不易，存储保护容易，能动态连接
D 空间浪费小，存储共享容易，存储保护容易，能动态连接
15 安腾处理机的指令格式中，操作数寻址采用（ ）。
A R-R-S型 B R-R-R型 C R-S-S
型 D S-S-S型
二、填空题（每小题2分，共20分）

1 IEEE6754标准规定的64 位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位。则它所能表示的最大规格化正数为（ ）。
2 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字
的（ ）、（ ）和（ ）三种不同用途的编码。

3 数的真值变成机器码时有四种表示方法，即（ ）表示法，（ ）表
示法，（ ）表示法，（ ）表示法。
4 主存储器的技术指标有（ ），（ ），（ ），（ ）。
5 cache和主存构成了（ ），全由（ ）来实现。
6 根据通道的工作方式，通道分为（ ）通道和（ ）通道两种类型。
7 SCSI是（ ）IO标准接口，IEEE1394是（ ）IO标准接口。
8 某系统总线的一个存取周期 最快为3个总线时钟周期，总线在一个总线
周期中可以存取32位数据。如总线的时钟频率为8.33M Hz，则总线的带宽是
（ ）。
9 操作系统是计算机硬件资源管理器，其主要管理功能有（ ）管理、（ ）
管理和（ ）管理。
10 安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指令
合并成一个具有（ ）的超长指令字，控制多个独立的（ ）同时工作。
三、简答题（每小题8分，共16分）

1 画图说明现代计算机系统的层次结构。
2 简述水平型微指令和垂直型微指令的特点。
四、计算题（10分）

CPU 执行一段程序时，cache完成存取的次数为2420次，主存完成的次
数为80次，已知cache 存储周期为40ns，主存存储周期为200ns，求cache主
存系统的效率和平均访问时间。
五、设计题（12分）

某机器单字长指令为32位，共有40条指令，通用 寄存器有128个，主
存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器
间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。
六、证明题（12分）

一条机器指令的指令周期包括取指（ IF）、译码（ID）、执行（EX）、
写回（WB）四个过程段，每个过程段1个时钟周期T完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②
标量流水线方式 ，③超标量流水线方式。
请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的
吞吐率。
七、设计题（15分）

CPU的数据通路如图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄 存器。D-cache为数据存储器，I-cache为指令存
储器，PC为程序计数器（具有加1功能 ），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R
0
寄存器。
机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数本科生期
末试卷（六）
一、选择题（每小题1分，共15分）

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多
数计算机仍属于（ ）计算机。
A 并行 B 冯
·
诺依曼 C 智能 D 串行
2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整
数为（ ）。
A -(2
31
-1) B -(2
30
-1) C -(2
31
+1) D -(2
30
+1)
3 以下有关运算器的描述，（ ）是正确的。
A 只做加法运算 B 只做算术运算
C 算术运算与逻辑运算 D 只做逻辑运算
4 EEPROM是指（ ）。
A 读写存储器 B 只读存储器
C 闪速存储器 D 电擦除可编程只读存储器

5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁
表面存储器。
A cache-主存 B 主存-辅存 C cache-辅
存 D 通用寄存器-cache
6 RISC访内指令中，操作数的物理位置一般安排在（ ）。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器
D 两个通用寄存器
7 当前的CPU由（ ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
8 流水CPU 是由一系列叫做“段”的处理部件组成。和具备m个并行部件
的CPU相比，一个m段流水CPU的吞吐 能力是（ ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
9 在集中式总线仲裁中，（ ）方式响应时间最快。
A 独立请求 B 计数器定时查询 C 菊花链
10 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 指令计数器 C 程序计数
器 D 指令寄存器

11 从信息流的传输速度来看，（ ）系统工作效率最低。
A 单总线 B 双总线 C 三总线 D 多总线
12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止
本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许 B 中断请求 C 中断屏
蔽 D DMA请求
13 安腾处理机的典型指令格式为（ ）位。
A 32位 B 64位 C 41位 D 48位
14 下面操作中应该由特权指令完成的是（ ）。
A 设置定时器的初值
B 从用户模式切换到管理员模式
C 开定时器中断
D 关中断
15 下列各项中，不属于安腾体系结构基本特征的是（ ）。
A 超长指令字 B 显式并行指令计算 C 推断执
行 D 超线程
二、填空题（每小题2分，共20分）

1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符
系统是七单位的（ ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、
尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ ）加上一个
固定的偏移值（ ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用
（ ）并行技术，后者采用（ ）并行技术。
4 虚拟存储器分为页式、（ ）式、（ ）式三种。

5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还
有3个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作
数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干
个（ ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、
128 个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）
和8个（ ）。
8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高
传输速率，单位是（ ）。
9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前
者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与
IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）
1 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？
2 一台机器的指令系统有哪几类典型指令？列出其名称。
四、证明题（10分）

求证：[-y]
补
=-[y]
补
(mod 2
n+1
)
五、设计题（12分）

现给定与门、或门、 异或门三种芯片，其中与门、或门的延迟时间为20ms，
异或门的延迟时间为60ns。
⑴请写出一位全加器（FA）的真值表和逻辑表达式，画出FA的逻辑图。
⑵画出32位行波进位加法器减法器的逻辑图。注：画出最低2位和最
高2位（含溢出电路）
⑶计算一次加法所用的总时间。
六、计算题（12分）

某 计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为
15ns；如果被访问的单 元在主存中但不在cache中，需要用60ns的时间将其装
入cache，然后再进行访问；如果被 访问的单元不在主存中，则需要10ms的时
间将其从磁盘中读入主存，然后再装入cache中并开始 访问。若cache的命中率
为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。
七、计算题（15分）

假设使用100台多处理机系统获得加速比80，求原计算机 程序中串行部
分所占的比例是多少？
本科生期末试卷（七）
一、选择题（每小题1分，共15分）

1 冯
·
诺依曼机工作的基本方式的特点是（ ）。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作
D 存贮器按内容选择地址
2 在机器数（ ）中，零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
3 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A 原码运算的二进制减法器 B 补码运算的二进制减法器
C 原码运算的十进制加法器 D 补码运算的二进制加法器
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范
围是（ ）。
A 0-64MB B 0-32MB C 0-32M D 0-64M
5 主存贮器和CPU之间增加cache的目的是（ ）。
A 解决CPU和主存之间的速度匹配问题

B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
外，另一个常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
7 同步控制是（ ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
8 描述PCI总线中基本概念不正确的句子是（ ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器
的容量为（ ）。
A 512KB B 1MB C 256KB D 2MB
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。
A 通用寄存器 B 堆栈 C 存储器 D 外存
11 特权指令是由（ ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心程
序 D IO程序

12 虚拟存储技术主要解决存储器的（ ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三
者兼顾
13 引入多道程序的目的在于（ ）。
A 充分利用CPU，减少等待CPU时间
B 提高实时响应速度
C 有利于代码共享，减少主辅存信息交换量
D 充分利用存储器
14 64位双核安腾处理机采用了（ ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+
资源重复
15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。
A 中断服务
B 与取数指令有关的控制相关
C 与转移指令有关的控制相关
D 与存数指令有关的控制相关
二、填空题（每小题2分，共20分）

1 在计算机术语中，将ALU控制器和（ ）存储器合在一起称为（ ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，
（ ）表示法。
3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度
比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。
5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令
时（ ）寻址。

6 CPU从（ ）取出一条指令并执行这条指令的时间和称为（ ）。
7 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储
器，其余指令的操作均在寄存器之间进行。
8 微型机的标准总线，从带宽132MBS的32位（ ）总线发展到64位的
（ ）总线。
9 IA-32表示（ ）公司的（ ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字
段，用以指明哪些指令可以（ ）执行。
三、简答题（每小题8分，共16分）

1 存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各
有什么特点？
2 画出DMA传送数据流程图。
四、分析题（12分）

某加法器进位 链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别
按下述两种方式写出C4C3C2C 1的逻辑表达式：
① 串行进位方式
② 并行进位方式
五、计算题（10分）

某计算机系统的内存储器又cache和主存构成， cache的存储周期为
30ns，主存的存取周期为150ns。已知在一段给定的时间内，CPU共 访问内存5000
次，其中400次访问主存。问：
① cache的命中率是多少？
② CPU访问内存的平均时间是多少纳秒？
③ cache-主存系统的效率是多少？
六、证明题（12分）

用定量分析法说明流水处理机比非流水（顺序）处理机具有更高的吞吐
率。
七、设计题（15分）

图1所示为双总线结构的机器，IR为指令寄存器， PC为程序计数器（具
有加1功能），M为主存（受RW#读写信号控制），AR为主存地址寄存器，D R
为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制
的一个门 电路。所有箭头线上的小圈表示控制信号的输入输出点。例如R
1i
表示
寄存器R1
的输入，R
1O
表示寄存器R
1
的输出。未标信号的线表示直 通，不受控制。
① “ADD R2,R0”指令完成(R
0
)+(R< br>2
)→R
0
的功能操作。画出其指令周
期流程图。
② 若将主存M分成数存和指存两个存储器，通用寄存器R
0
～
R
3
的输出
直接连到x或y暂存器。请修改数据通路，画出“ADD R2，R0”指令的指令周期
流程图。
③ 执行同一个ADD指令，第②种情况下机器速度提高多少倍？


本科生期末试卷（八）
一、选择题（每小题1分，共15分）

1 下列数中最小的数是（ ）。

A （101001）
2
B （52）
8
C （101001）
BCD
D （233）
16

2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数
目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。
A 对程序员的训练要求来说，需要硬件知识
B 汇编语言对机器的依赖性高
C 用汇编语言编写程序的难度比高级语言小
D 汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立
的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数
器 D 堆栈
6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令

D 多媒体CPU是以超标量结构为基础的CISC机器
8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。
A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转
移
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确
的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。
A 存储介质 B 驱动装置 C 控制电
路 D 计数器
12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现
场 D 恢复CPU现场
13 IEEE1394是一种高速串行IO标准接口。以下选项中，（ ）项不属
于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总
线管理
14 下面陈述中，（ ）项属于存储管理部件MMU的职能。
A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属
于安腾的执行单元。
A 浮点执行单元 B 存储器执行单元
C 转移执行单元 D 定点执行单元
二、填空题（每小题2分，共20分）

1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数
范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位， 则它能表示的最大规格化正数为（ ）。
3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统
的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，< br>每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组
地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若
干个（ ），而后者又包含若干个（ ）。
7 某中断系统中， 每抽取一个输入数据就要中断CPU一次，中断处理程序
接收取样的数据，并将其保存到主存缓冲区内。 该中断处理需要X秒。另一方面，
缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要 Y秒，因
此该系统可以跟踪到每秒（ ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。
就其所传送信息的性质而言，在公共通路上传送的信息包括（ ）、（ ）、
（ ）。
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ ）
保护。
10 安腾体系结构采用推测技术，利用（ ）推测方法和（ ）推测方法
提高指令执行的并行度。
三、简答题（每小题8分，共16分）

1 比较水平型微指令与垂直型微指令特点。
2 简述安腾处理机的“分支推断”技术的基本思想。
四、计算题（10分）

设两个浮点数N
1
=2
j1
×S
1
,N
2
=2
j2
×S
2
，其中阶码3位（移码），尾数4位，
数符1位。设 ：

j
1
=(-10)
2
,S
1
= (+0.1001)
2

j
2
=(+10)
2
,S
2
=(+0.1011)
2

求：N
1
× N
2
，写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器
计算步骤求尾数之积 。
五、分析题（12分）

指令流水线有取指（IF）、译码（ID）、执 行（EX）、写回寄存器堆（WB）
四个过程段，共有12条指令连续输入此流水线。要求：
① 画出流水处理的时空图，假设时钟周期100ns。
② 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
③ 求流水CPU的加速比。
六、设计题（15分）

CPU的数据通路如图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄 存器。D-cache为数据存储器，I-cache为指令存
储器，PC为程序计数器（具有加1功能 ），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R
0
寄存器。
机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容2008
送到 程序计数器PC，下一条指令将从指存2008号单元读出执行。JMP是无条件
转移指令。画出JMP 指令周期流程图，并在CPU周期外标出所需的微操作控制信
号。（一个CPU周期含T
1～
T
4
四个时钟信号，打入寄存器信号必须注明时钟序号）

七、分析题（12分）

一台单处理机采用串行程 序实现A
1
+A
2
+A
3
+A
4
+A5
+A
6
+A
7
+A
8
各矩阵（均
为 n×n）的累加求和运算。请画出一种计算任务优化算法图。
若用4台多处理机系统实现上述矩阵的求和运算，请画出计算任务优化
算法图。
本科生期末试卷（九）
一、选择题（每小题1分，共15分）

1 运算器的核心功能部件是（ ）。
A 数据总线 B ALU C 状态条件寄存
器 D 通用寄存器
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是
（ ）。
A 1M B 4MB C 4M D 1MB
3 某SRAM芯 片，其容量为1M×8位，除电源和接地端外，控制端有E和
RW#，该芯片的管脚引出线数目是（ ）。
A 20 B 28 C 30 D 32
4 双端口存储器所以能进行高速读写操作，是因为采用（ ）。

A 高速芯片 B 新型器件 C 流水技
术 D 两套相互独立的读写电路
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
以外，另一个数常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方
式 D 间接寻址方式
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段
控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
7 微程序控制器中，机器指令与微指令的关系是（ ）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 程序计数器 C 指令寄存
器 D 通用寄存器
9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。
A 指令译码器 B 判断程序 C 微指
令 D 时序信号
10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。
A 通用寄存器 B 堆栈 C 主存 D 外存
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的
时间。

A 指令周期 B 机器周期 C 存储周
期 D 总线周期
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈
述中不正确的项是（ ）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力
13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长
14 进程从运行状态转入就绪状态的可能原因是（ ）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。
A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7
二、填空题（每小题2分，共20分）

1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑
电路级）、一般机器级、操作系统 级、（ ）级、（ ）级。

2 十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前
者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数
有（ ）和（ ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方 面的矛盾，
计算机采用多级存储体系结构，即（ ）、（ ）、（ ）。
5 高 级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出三种高级DRAM芯 片，它们是（ ）、（ ）、（ ）。
6 一个较完善的指令系统，应当有（ ）、（ ）、（ ）、（ ）
四大类指令。
7 机器指令对四种类型的数据进行操作。这四种数据类型包括（ ）型数
据、（ ）型数据、（ ）型数据、（ ）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地
址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。
9 虚存系统中，通常采用页表保护、段表保护和键保护以实现（ ）保护。
10 安腾体系结构采用分支推断技术，将传统的（ ）分支结构转变为无
分支的（ ）代码，避免了错误预测分支而付出的代价。
三、简答题（每小题8分，共1
6分）
1 为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用
方式，DM A控制器占用总线进行数据交换期间，CPU处于何种状态？
2 简述磁表面存储器的读写原理。
四、设计题（12分）

设A=a
n
a
n-1
…a
1
a
0
是已知的(n+1)位的二 进制原码，其中最高位为符号位，
画出原码转换为补码的逻辑电路图（只画出最低4位）。
五、计算题（10分）

已知cache存储周期40ns，主存存储周期2 00ns，cache主存系统平均
访问时间为50ns，求cache的命中率是多少？

六、分析题（12分）

已知浮点加法流水线由阶码比较、对 阶、尾数相加、规格化四个流水段
组成，每段所需的时间（包括缓冲寄存器时间）分别为30ns、25 ns、55ns、50ns。
请画出该流水线的时空图，并计算加速比。
七、设计题（15分）

图1所示为传送（MOV，OP码IR
0< br>IR
1
00）、加法（ADD，OP码IR
0
IR
1
01）、
取反（COM，OP码IR
0
IR
1
10）、十进制加法（ ADT，OP码IR
0
IR
1
11）四条指令的微
程序流程图，每一 框表示一个CPU周期。其中r
s
,r
d
为8个通用寄存器R
0～
R
7
，每
个CPU周期含4个时钟脉冲T
1
～
T
4
。
① 设微指令的微命令字段为12位，判别字段和下址字段是多少位？
② 控制存储器E
2
PROM存储容量至少是多少？
③ 给每条微指令分配一个确定的微地址（二进制编码表示）。
④ 写出微地址转移逻辑表达式和转移逻辑图。
⑤ 画出微程序控制器结构图。


本科生期末试卷（十）
一、选择题（每小题1分，共15分）

1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最
大正整数位（ ）。
A +(2
63
-1) B +(2
64
-1) C -(2
63
-1) D -(2
64
-1)
2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来
实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3 存储单元是指（ ）。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合
4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。
A 0—1M B 0—512KB C 0—56K D 0—256
KB
5 用于对某个寄存器中操作数的寻址方式为（ ）。
A 直接 B 间接 C 寄存器直接 D 寄存器
间接
6 程序控制类的指令功能是（ ）。
A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据
传送
C 进行CPU和IO设备之间的数据传送 D 改变程序执行的顺
序
7 指令周期是指（ ）。

A CPU从主存取出一条指令的时间 B CPU执行一条指令的时
间
C CPU从主存取出一条指令加上执行一条指令的时间 D 时
钟周期时间
8 描述当代流行总线结构中基本概念不正确的句子是（ ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线
相连
C 系统中允许有一个这样的CPU模块
9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ ）。
A 256位 B 16位 C 8位 D 7位
10 发生中断请求的条件是（ ）。
A 一条指令执行结束 B 一次IO操作结束
C 机器内部发生故障 D 一次DMA操作结束
11 中断向量地址是（ ）。
A 子程序入口地址 B 中断服务程序入口地址
C 中断服务程序入口地址指示器 D 例行程序入口地址
12 IEEE1394所以能实现数据传送的实时性，是因为（ ）。
A 除异步传送外，还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行，命中率则下降

C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为（ ）。
A 空间浪费大，存储共享不易，存储保护容易，不能动态连接
B 空间浪费小，存储共享容易，存储保护不易，不能动态连接
C 空间浪费大，存储共享不易，存储保护容易，能动态连接
D 空间浪费小，存储共享容易，存储保护容易，能动态连接
15 安腾处理机的指令格式中，操作数寻址采用（ ）。
A R-R-S型 B R-R-R型 C R-S-S
型 D S-S-S型
二、填空题（每小题2分，共20分）

1 IEEE6754标准规定的64 位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位。则它所能表示的最大规格化正数为（ ）。
2 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字
的（ ）、（ ）和（ ）三种不同用途的编码。
3 数的真值变成机器码时有四种表示方法，即（ ）表示法，（ ）表
示法，（ ）表示法，（ ）表示法。
4 主存储器的技术指标有（ ），（ ），（ ），（ ）。
5 cache和主存构成了（ ），全由（ ）来实现。
6 根据通道的工作方式，通道分为（ ）通道和（ ）通道两种类型。
7 SCSI是（ ）IO标准接口，IEEE1394是（ ）IO标准接口。
8 某系统总线的一个存取周期 最快为3个总线时钟周期，总线在一个总线
周期中可以存取32位数据。如总线的时钟频率为8.33M Hz，则总线的带宽是
（ ）。
9 操作系统是计算机硬件资源管理器，其主要管理功能有（ ）管理、（ ）
管理和（ ）管理。

10 安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指
令合并成一个具有（ ）的超长指令字，控制多个独立的（ ）同时工作。
三、简答题（每小题8分，共16分）

1 画图说明当代总线的内部结构与外部功能部件的联系，做简要说明。
2 比较cache与虚存的相同点和不同点。
四、证明题（10分）

设[N ]
补
=a
n
a
n-1
…a
1
a
0
，其中a
n
是符号位。

五、分析题（12分）

判断以下三组指令中各存在哪种类型的数据相关？
⑴I1 LDA R1,A ;M(A)→R
1
,M(A)是存储器单元
I2 ADD R2,R1 ;(R
2
)+(R
1
)→R
2

⑵I3 ADD R3,R4 ;(R
3
)+(R
4
)→R
3

I4 MUL R4,R5 ;(R
4
)×(R
5
)→R
4

⑶I5 LDA R6,B M(B)→R
6
,M(B)是存储器单元

I6 MUL R6,R7 ;(R
6
)×(R
7
)→R
6

六、设计题（15分）

一个CPU周期中需要4个节拍脉冲T
1< br>～
T
4
。每个T
i
的持续间隔为200ns。
请设计 ：
① 节拍脉冲产生器；
② 启停控制逻辑电路。要求T
1
前沿开启、T
4
后沿关闭节拍脉冲产生器。
七、简答题（12分）

为什么MESI协议能够解决多处理机系统中的Cache一致性？

本科生期末试卷（一）
一、选择题（每小题1分，共15分）

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多
数计算机仍属于（ ）计算机。
A 并行 B 冯
·
诺依曼 C 智能 D 串行
2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整
数为（ ）。
A -(2
31
-1) B -(2
30
-1) C -(2
31
+1) D -(2
30
+1)
3 以下有关运算器的描述，（ ）是正确的。
A 只做加法运算
B 只做算术运算
C 算术运算与逻辑运算
D 只做逻辑运算
4 EEPROM是指（ ）。
A 读写存储器 B 只读存储器
C 闪速存储器 D 电擦除可编程只读存储器
5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁
表面存储器。
A cache-主存 B 主存-辅存 C cache-辅
存 D 通用寄存器-cache
6 RISC访内指令中，操作数的物理位置一般安排在（ ）。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器

D 两个通用寄存器
7 当前的CPU由（ ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行 部件
的CPU相比，一个m段流水CPU的吞吐能力是（ ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
9 在集中式总线仲裁中，（ ）方式响应时间最快。
A 独立请求 B 计数器定时查询 C 菊花链
10 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 指令计数器
C 程序计数器 D 指令寄存器
11 从信息流的传输速度来看，（ ）系统工作效率最低。
A 单总线 B 双总线
C 三总线 D 多总线
12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止
本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许 B 中断请求
C 中断屏蔽 D DMA请求

13 安腾处理机的典型指令格式为（ ）位。
A 32位 B 64位 C 41位 D 48位
14 下面操作中应该由特权指令完成的是（ ）。
A 设置定时器的初值
B 从用户模式切换到管理员模式
C 开定时器中断
D 关中断
15 下列各项中，不属于安腾体系结构基本特征的是（ ）。
A 超长指令字
B 显式并行指令计算
C 推断执行
D 超线程
二、填空题（每小题2分，共20分）

1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符
系统是七单位的（ ）码。
2 按IEEE754 标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、
尾数M（23位）三个域组成。其中阶 码E的值等于指数的真值（ ）加上一个
固定的偏移值（ ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用
（ ）并行技术，后者采用（ ）并行技术。
4 虚拟存储器分为页式、（ ）式、（ ）式三种。
5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还
有3个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作
数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干
个（ ）来表示。

7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、
128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）
和8个（ ）。
8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高
传输速率，单位是（ ）。
9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前
者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与
IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）

1 CPU中有哪几类主要寄存器，用一句话回答其功能。
2 指令和数据都用二进制代码存放在内 存中，从时空观角度回答CPU如何
区分读出的代码是指令还是数据。
四、计算题（10分）

设x=-15，y=+13，数据用补码表示，用带 求补器的阵列乘法器求出乘积
x×y，并用十进制数乘法进行验证。
五、证明题（12分）

用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。

六、设计题（15分）

某计算机有下图所示的功能部件，其中M为主存，指 令和数据均存放在
其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R
0
～
R
3
为通用寄存器，
IR为指令寄存器，PC为程序计数器（具有自动加1功 能），C、D为暂存寄存器，
ALU为算术逻辑单元，移位器可左移、右移、直通传送。
⑴将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭
头表示信息传送方向。

⑵画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1
中的
数与（R
2
）指示的主存单元中的数相加，相加的结果直通传送至 R
1
中。
⑶若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程
图。

七、分析计算题（12分）

如果一条指令的执行过程分为取指令、指令译码、指令执 行三个子过程，每
个子过程时间都为100ns。
⑴请分别画出指令顺序执行和流水执行方式的时空图。
⑵计算两种情况下执行n=1000条指令所需的时间。
⑶流水方式比顺序方式执行指令的速度提高了几倍？



本科生期末试卷（二）
一、选择题（每小题1分，共15分）

1 冯
·
诺依曼机工作的基本方式的特点是（ ）。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作

D 存贮器按内容选择地址
2 在机器数（ ）中，零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
3 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范
围是（ ）。
A 0—64MB B 0—32MB C 0—32M D 0—64
M
5 主存贮器和CPU之间增加cache的目的是（ ）。
A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
外，另一个常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
7 同步控制是（ ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式

D 所有指令执行时间都相同的方式
8 描述PCI总线中基本概念不正确的句子是（ ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器
的容量为（ ）。
A 512KB B 1MB C 256KB D 2MB
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。
A 通用寄存器 B 堆栈 C 存储器 D 外存
11 特权指令是由（ ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心程
序 D IO程序
12 虚拟存储技术主要解决存储器的（ ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三
者兼顾
13 引入多道程序的目的在于（ ）。
A 充分利用CPU，减少等待CPU时间
B 提高实时响应速度
C 有利于代码共享，减少主辅存信息交换量
D 充分利用存储器
14 64位双核安腾处理机采用了（ ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+
资源重复

15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。
A 中断服务
B 与取数指令有关的控制相关
C 与转移指令有关的控制相关
D 与存数指令有关的控制相关
二、填空题（每小题2分，共20分）

1 在计算机术语中，将ALU控制器和（ ）存储器合在一起称为（ ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，
（ ）表示法。
3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度
比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。
5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令
时（ ）寻址。
6 CPU从（ ）取出一条指令并执行这条指令的时间和称为（ ）。
7 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储
器，其余指令的操作均在寄存器之间进行。
8 微型机的标准总线，从带宽132MBS的32位（ ）总线发展到64位的
（ ）总线。
9 IA-32表示（ ）公司的（ ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字
段，用以指明哪些指令可以（ ）执行。
三、简答题（每小题8分，共16分）

1 简述64位安腾处理机的体系结构主要特点。
2 画出分布式仲裁器的逻辑示意图。

四、计算题（10分）

已知x=-0.01111，y=+0.11001,求：
① [x]
补
，[ -x]
补
，[y]
补
，[-y]
补
；
② x+y,x-y,判断加减运算是否溢出。
五、分析题（12分）

参见图1，这是一个二维中断系统，请问：
① 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设
备的中断优先级。
② 若CPU现执行设备C的中断服务程序，IM
2
，IM
1
，IM
0
的状态是什么？
如果CPU执行设备H的中断服务程序，IM
2
，IM< br>1
，IM
0
的状态又是什么？
③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不
能，采取什么方法可达到目的？
④ 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足
此要求？

六、设计题（15分）

图2所示为双总线结构机 器的数据通路，IR为指令寄存器，PC为程序计
数器（具有自增功能），M为主存（受RW#信号控制 ），AR为地址寄存器，DR
为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号 G控制
的是一个门电路。另外，线上标注有小圈表示有控制信号，例中y
i
表示y寄存
器的输入控制信号，R
1o
为寄存器R
1
的输出控制信号，未标字符 的线为直通线，
不受控制。
① “ADD R2,R0”指令完成(R
0)+(R
2
)→R
0
的功能操作，画出其指令周期
流程图，假设 该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出
相应的微操作控制信号序列。
② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然
后画出指令周期流程图。

七、分析题（12分）
设有k=4段指令流水线，它们是取指令、译码、执行、存结果，各流水段持
续时间均为Δt。
①连续输入n=8条指令，请画出指令流水线时空图。
②推导流水线实际吞吐率的公式P，它定义为单位时间中输出的指令数。
③推导流水线的加速 比公式S，它定义为顺序执行几条指令所用的时间与流
水执行几条指令所用的时间之比。
本科生期末试卷（三）
一、选择题（每小题1分，共15分）

1 下列数中最小的数是（ ）。

A （101001）
2
B （52）
8
C （101001）
BCD
D （233）
16

2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数
目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。
A 对程序员的训练要求来说，需要硬件知识
B 汇编语言对机器的依赖性高
C 用汇编语言编写程序的难度比高级语言小
D 汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立
的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数
器 D 堆栈
6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令

D 多媒体CPU是以超标量结构为基础的CISC机器
8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。
A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转
移
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确
的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。
A 存储介质 B 驱动装置 C 控制电
路 D 计数器
12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现
场 D 恢复CPU现场
13 IEEE1394是一种高速串行IO标准接口。以下选项中，（ ）项不属
于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总
线管理
14 下面陈述中，（ ）项属于存储管理部件MMU的职能。
A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属
于安腾的执行单元。
A 浮点执行单元 B 存储器执行单元
C 转移执行单元 D 定点执行单元
二、填空题（每小题2分，共20分）

1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数
范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位， 则它能表示的最大规格化正数为（ ）。
3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统
的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，< br>每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组
地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若
干个（ ），而后者又包含若干个（ ）。
7 某中断系统中， 每抽取一个输入数据就要中断CPU一次，中断处理程序
接收取样的数据，并将其保存到主存缓冲区内。 该中断处理需要X秒。另一方面，
缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要 Y秒，因
此该系统可以跟踪到每秒（ ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。
就其所传送信息的性质而言，在公共通路上传送的信息包括（ ）、（ ）、
（ ）。
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ ）
保护。
10 安腾体系结构采用推测技术，利用（ ）推测方法和（ ）推测方法
提高指令执行的并行度。
三、简答题（每小题8分，共16分）

1 列表比较CISC处理机和RISC处理机的特点。
2 简要列出64位的安腾处理机体系结构的主要特点。
四、计算题（12分）

有两个浮点数N
1
=2
j1
×S
1
,N
2
=2
j2
×S
2
，其中阶码用4位移码、尾数用8位
原码表示（含1 位符号位）。设

j
1
=(11)
2
,S
1< br>=(+0.0110011)
2
,j
2
=(-10)
2
,S
2
=(+0.1101101)
2
，求N
1
+N2
，写出运算步
骤及结果。
五、设计题（12分）

机器字长32位，常规设计的物理存储空间≤32M，若将物理存储空间扩
展到256M，请提出一种设 计方案。
六、分析题（10分）

某机的指令格式如下所示

X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R
X1
寻址 ；X=10：
用变址寄存器R
X2
寻址；X=11：相对寻址
设( PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确
定下列指令中的有效地址：
①4420H ②2244H ③1322H ④3521H
七、分析题（15分）

有如下四种类型的单处理机：
① 基准标量机（每个CPU周期启动1条机器指令，并行度ILP=1）；

② 超级标量机（每个CPU周期启动3条机器指令，并行度ILP=3）；
③ 超级流水机（每13个CPU周期启动1条机器指令，并行度ILP=3）；
④ 超标量超流水机（每个CPU周期启动9条指令，并行度ILP=9）。
试画出四种类型处理机的时空图。
本科生期末试卷（四）
一、选择题（每小题1分，共15分）

1 运算器的核心功能部件是（ ）。
A 数据总线 B ALU C 状态条件寄存
器 D 通用寄存器
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是
（ ）。
A 1M B 4MB C 4M D 1MB
3 某SRAM芯 片，其容量为1M×8位，除电源和接地端外，控制端有E和
RW#，该芯片的管脚引出线数目是（ ）。
A 20 B 28 C 30 D 32
4 双端口存储器所以能进行高速读写操作，是因为采用（ ）。
A 高速芯片 B 新型器件
C 流水技术 D 两套相互独立的读写电路
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
以外，另一个数常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段
控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
7 微程序控制器中，机器指令与微指令的关系是（ ）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 程序计数器 C 指令寄存
器 D 通用寄存器
9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。
A 指令译码器 B 判断程序 C 微指
令 D 时序信号
10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。
A 通用寄存器 B 堆栈 C 主存 D 外存
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的
时间。
A 指令周期 B 机器周期 C 存储周
期 D 总线周期
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈
述中不正确的项是（ ）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力

13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长
14 进程从运行状态转入就绪状态的可能原因是（ ）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。
A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7
二、填空题（每小题2分，共20分）

1 计算机系统的层次结构从下至上可 分为五级，即微程序设计级（或逻辑
电路级）、一般机器级、操作系统级、（ ）级、（ ）级。
2 十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前
者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数
有（ ）和（ ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，
计算机采用多级存储体系结构，即（ ）、（ ）、（ ）。
5 高级的DRA M芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出三种高级DRAM芯片，它们是 （ ）、（ ）、（ ）。
6 一个较完善的指令系统，应当有（ ）、（ ）、（ ）、（ ）
四大类指令。

7 机器指令对四种类型的数据进行操作。这四种数据类型包括（ ）型数
据、（ ）型数据、（ ）型数据、（ ）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地
址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。
9 虚存系统中，通常采用页表保护、段表保护和键保护以实现（ ）保护。
10 安腾体系结构采用分支推断技术，将传统的（ ）分支结构转变为无
分支的（ ）代码，避免了错误预测分支而付出的代价。
三、简答题（每小题8分，共16分）

1 PCI总线中三种桥的名称是什么？简述其功能。
2 安腾处理机采用的6种增强并行性功能的技术措施是什么？
四、证明题（12分）

设|x|
﹤
(2
n
-1)，|y|
﹤
(2
n
-1)，|x+y|
﹤
(2
n
-1)
求证：[x]
补
+[y]
补
=[x+y]
补
(mod 2
n+1
)
五、计算题（10分）

设存储器容量为64 M字，字长为64位，模块数m=8，分别用顺序和交叉
方式进行组织。存储周期T=100ns，数据 总线宽度为64位，总线传送周期=50ns。
求：顺序存储器和交叉存储器的带宽各是多少？
六、分析题（12分）

一种二进制RS型32位的指令结构如下：

其中OP为操作码字段 ，X为寻址模式字段，D为偏移量字段，其寻址模
式定义为有效地址E算法及说明列表如下：据写入到以 （R2）为地址的数存单元
中。请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控 制信
号。（一个CPU周期含T
1
～
T
4
四个时钟信号，寄 存器打入信号必须注明时钟序号）

请写出6种寻址方式的名称。
七、设计题（15分）

CPU的数据通路如 图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存
储器，P C为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲 ），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R0
寄存器。
机器指令“LDA(R3),R0”实现的功能是：以（R3）的内 容为数存单元地
址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，
并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T
1
～
T4
四个时
钟信号，寄存器打入信号必须注明时钟序号）

本科生期末试卷（五）
一、选择题（每小题1分，共15分）

1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最
大正整数位（ ）。
A +(2
63
-1) B +(2
64
-1) C -(2
63
-1) D -(2
64
-1)
2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来
实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3 存储单元是指（ ）。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合
4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。
A 0—1M B 0—512KB C 0—56K D 0—256
KB
5 用于对某个寄存器中操作数的寻址方式为（ ）。
A 直接 B 间接 C 寄存器直接 D 寄存器
间接
6 程序控制类的指令功能是（ ）。

A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和IO设备之间的数据传送
D 改变程序执行的顺序
7 指令周期是指（ ）。
A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间
D 时钟周期时间
8 描述当代流行总线结构中基本概念不正确的句子是（ ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块
9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ ）。
A 256位 B 16位 C 8位 D 7位
10 发生中断请求的条件是（ ）。
A 一条指令执行结束
B 一次IO操作结束
C 机器内部发生故障
D 一次DMA操作结束
11 中断向量地址是（ ）。
A 子程序入口地址
B 中断服务程序入口地址
C 中断服务程序入口地址指示器

D 例行程序入口地址
12 IEEE1394所以能实现数据传送的实时性，是因为（ ）。
A 除异步传送外，还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行，命中率则下降
C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为（ ）。
A 空间浪费大，存储共享不易，存储保护容易，不能动态连接
B 空间浪费小，存储共享容易，存储保护不易，不能动态连接
C 空间浪费大，存储共享不易，存储保护容易，能动态连接
D 空间浪费小，存储共享容易，存储保护容易，能动态连接
15 安腾处理机的指令格式中，操作数寻址采用（ ）。
A R-R-S型 B R-R-R型 C R-S-S
型 D S-S-S型
二、填空题（每小题2分，共20分）

1 IEEE6754标准规定的64 位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位。则它所能表示的最大规格化正数为（ ）。
2 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字
的（ ）、（ ）和（ ）三种不同用途的编码。

3 数的真值变成机器码时有四种表示方法，即（ ）表示法，（ ）表
示法，（ ）表示法，（ ）表示法。
4 主存储器的技术指标有（ ），（ ），（ ），（ ）。
5 cache和主存构成了（ ），全由（ ）来实现。
6 根据通道的工作方式，通道分为（ ）通道和（ ）通道两种类型。
7 SCSI是（ ）IO标准接口，IEEE1394是（ ）IO标准接口。
8 某系统总线的一个存取周期 最快为3个总线时钟周期，总线在一个总线
周期中可以存取32位数据。如总线的时钟频率为8.33M Hz，则总线的带宽是
（ ）。
9 操作系统是计算机硬件资源管理器，其主要管理功能有（ ）管理、（ ）
管理和（ ）管理。
10 安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指令
合并成一个具有（ ）的超长指令字，控制多个独立的（ ）同时工作。
三、简答题（每小题8分，共16分）

1 画图说明现代计算机系统的层次结构。
2 简述水平型微指令和垂直型微指令的特点。
四、计算题（10分）

CPU 执行一段程序时，cache完成存取的次数为2420次，主存完成的次
数为80次，已知cache 存储周期为40ns，主存存储周期为200ns，求cache主
存系统的效率和平均访问时间。
五、设计题（12分）

某机器单字长指令为32位，共有40条指令，通用 寄存器有128个，主
存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器
间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。
六、证明题（12分）

一条机器指令的指令周期包括取指（ IF）、译码（ID）、执行（EX）、
写回（WB）四个过程段，每个过程段1个时钟周期T完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②
标量流水线方式 ，③超标量流水线方式。
请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的
吞吐率。
七、设计题（15分）

CPU的数据通路如图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄 存器。D-cache为数据存储器，I-cache为指令存
储器，PC为程序计数器（具有加1功能 ），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R
0
寄存器。
机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数本科生期
末试卷（六）
一、选择题（每小题1分，共15分）

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多
数计算机仍属于（ ）计算机。
A 并行 B 冯
·
诺依曼 C 智能 D 串行
2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整
数为（ ）。
A -(2
31
-1) B -(2
30
-1) C -(2
31
+1) D -(2
30
+1)
3 以下有关运算器的描述，（ ）是正确的。
A 只做加法运算 B 只做算术运算
C 算术运算与逻辑运算 D 只做逻辑运算
4 EEPROM是指（ ）。
A 读写存储器 B 只读存储器
C 闪速存储器 D 电擦除可编程只读存储器

5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁
表面存储器。
A cache-主存 B 主存-辅存 C cache-辅
存 D 通用寄存器-cache
6 RISC访内指令中，操作数的物理位置一般安排在（ ）。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器
D 两个通用寄存器
7 当前的CPU由（ ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
8 流水CPU 是由一系列叫做“段”的处理部件组成。和具备m个并行部件
的CPU相比，一个m段流水CPU的吞吐 能力是（ ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
9 在集中式总线仲裁中，（ ）方式响应时间最快。
A 独立请求 B 计数器定时查询 C 菊花链
10 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 指令计数器 C 程序计数
器 D 指令寄存器

11 从信息流的传输速度来看，（ ）系统工作效率最低。
A 单总线 B 双总线 C 三总线 D 多总线
12 单级中断系统中，CPU一旦响应中断，立即关闭（ ）标志，以防止
本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许 B 中断请求 C 中断屏
蔽 D DMA请求
13 安腾处理机的典型指令格式为（ ）位。
A 32位 B 64位 C 41位 D 48位
14 下面操作中应该由特权指令完成的是（ ）。
A 设置定时器的初值
B 从用户模式切换到管理员模式
C 开定时器中断
D 关中断
15 下列各项中，不属于安腾体系结构基本特征的是（ ）。
A 超长指令字 B 显式并行指令计算 C 推断执
行 D 超线程
二、填空题（每小题2分，共20分）

1 字符信息是符号数据，属于处理（ ）领域的问题，国际上采用的字符
系统是七单位的（ ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、
尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ ）加上一个
固定的偏移值（ ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用
（ ）并行技术，后者采用（ ）并行技术。
4 虚拟存储器分为页式、（ ）式、（ ）式三种。

5 安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还
有3个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作
数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干
个（ ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、
128 个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）
和8个（ ）。
8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高
传输速率，单位是（ ）。
9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前
者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与
IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）
1 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？
2 一台机器的指令系统有哪几类典型指令？列出其名称。
四、证明题（10分）

求证：[-y]
补
=-[y]
补
(mod 2
n+1
)
五、设计题（12分）

现给定与门、或门、 异或门三种芯片，其中与门、或门的延迟时间为20ms，
异或门的延迟时间为60ns。
⑴请写出一位全加器（FA）的真值表和逻辑表达式，画出FA的逻辑图。
⑵画出32位行波进位加法器减法器的逻辑图。注：画出最低2位和最
高2位（含溢出电路）
⑶计算一次加法所用的总时间。
六、计算题（12分）

某 计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为
15ns；如果被访问的单 元在主存中但不在cache中，需要用60ns的时间将其装
入cache，然后再进行访问；如果被 访问的单元不在主存中，则需要10ms的时
间将其从磁盘中读入主存，然后再装入cache中并开始 访问。若cache的命中率
为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。
七、计算题（15分）

假设使用100台多处理机系统获得加速比80，求原计算机 程序中串行部
分所占的比例是多少？
本科生期末试卷（七）
一、选择题（每小题1分，共15分）

1 冯
·
诺依曼机工作的基本方式的特点是（ ）。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作
D 存贮器按内容选择地址
2 在机器数（ ）中，零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
3 在定点二进制运算器中，减法运算一般通过（ ）来实现。
A 原码运算的二进制减法器 B 补码运算的二进制减法器
C 原码运算的十进制加法器 D 补码运算的二进制加法器
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范
围是（ ）。
A 0-64MB B 0-32MB C 0-32M D 0-64M
5 主存贮器和CPU之间增加cache的目的是（ ）。
A 解决CPU和主存之间的速度匹配问题

B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
外，另一个常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
7 同步控制是（ ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
8 描述PCI总线中基本概念不正确的句子是（ ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器
的容量为（ ）。
A 512KB B 1MB C 256KB D 2MB
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。
A 通用寄存器 B 堆栈 C 存储器 D 外存
11 特权指令是由（ ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心程
序 D IO程序

12 虚拟存储技术主要解决存储器的（ ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三
者兼顾
13 引入多道程序的目的在于（ ）。
A 充分利用CPU，减少等待CPU时间
B 提高实时响应速度
C 有利于代码共享，减少主辅存信息交换量
D 充分利用存储器
14 64位双核安腾处理机采用了（ ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+
资源重复
15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。
A 中断服务
B 与取数指令有关的控制相关
C 与转移指令有关的控制相关
D 与存数指令有关的控制相关
二、填空题（每小题2分，共20分）

1 在计算机术语中，将ALU控制器和（ ）存储器合在一起称为（ ）。
2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，
（ ）表示法。
3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度
比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。
5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令
时（ ）寻址。

6 CPU从（ ）取出一条指令并执行这条指令的时间和称为（ ）。
7 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储
器，其余指令的操作均在寄存器之间进行。
8 微型机的标准总线，从带宽132MBS的32位（ ）总线发展到64位的
（ ）总线。
9 IA-32表示（ ）公司的（ ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字
段，用以指明哪些指令可以（ ）执行。
三、简答题（每小题8分，共16分）

1 存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各
有什么特点？
2 画出DMA传送数据流程图。
四、分析题（12分）

某加法器进位 链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别
按下述两种方式写出C4C3C2C 1的逻辑表达式：
① 串行进位方式
② 并行进位方式
五、计算题（10分）

某计算机系统的内存储器又cache和主存构成， cache的存储周期为
30ns，主存的存取周期为150ns。已知在一段给定的时间内，CPU共 访问内存5000
次，其中400次访问主存。问：
① cache的命中率是多少？
② CPU访问内存的平均时间是多少纳秒？
③ cache-主存系统的效率是多少？
六、证明题（12分）

用定量分析法说明流水处理机比非流水（顺序）处理机具有更高的吞吐
率。
七、设计题（15分）

图1所示为双总线结构的机器，IR为指令寄存器， PC为程序计数器（具
有加1功能），M为主存（受RW#读写信号控制），AR为主存地址寄存器，D R
为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制
的一个门 电路。所有箭头线上的小圈表示控制信号的输入输出点。例如R
1i
表示
寄存器R1
的输入，R
1O
表示寄存器R
1
的输出。未标信号的线表示直 通，不受控制。
① “ADD R2,R0”指令完成(R
0
)+(R< br>2
)→R
0
的功能操作。画出其指令周
期流程图。
② 若将主存M分成数存和指存两个存储器，通用寄存器R
0
～
R
3
的输出
直接连到x或y暂存器。请修改数据通路，画出“ADD R2，R0”指令的指令周期
流程图。
③ 执行同一个ADD指令，第②种情况下机器速度提高多少倍？


本科生期末试卷（八）
一、选择题（每小题1分，共15分）

1 下列数中最小的数是（ ）。

A （101001）
2
B （52）
8
C （101001）
BCD
D （233）
16

2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数
目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。
A 对程序员的训练要求来说，需要硬件知识
B 汇编语言对机器的依赖性高
C 用汇编语言编写程序的难度比高级语言小
D 汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立
的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享
5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数
器 D 堆栈
6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令

D 多媒体CPU是以超标量结构为基础的CISC机器
8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。
A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转
移
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确
的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。
A 存储介质 B 驱动装置 C 控制电
路 D 计数器
12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现
场 D 恢复CPU现场
13 IEEE1394是一种高速串行IO标准接口。以下选项中，（ ）项不属
于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总
线管理
14 下面陈述中，（ ）项属于存储管理部件MMU的职能。
A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属
于安腾的执行单元。
A 浮点执行单元 B 存储器执行单元
C 转移执行单元 D 定点执行单元
二、填空题（每小题2分，共20分）

1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数
范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位， 则它能表示的最大规格化正数为（ ）。
3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统
的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，< br>每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组
地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若
干个（ ），而后者又包含若干个（ ）。
7 某中断系统中， 每抽取一个输入数据就要中断CPU一次，中断处理程序
接收取样的数据，并将其保存到主存缓冲区内。 该中断处理需要X秒。另一方面，
缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要 Y秒，因
此该系统可以跟踪到每秒（ ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。
就其所传送信息的性质而言，在公共通路上传送的信息包括（ ）、（ ）、
（ ）。
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ ）
保护。
10 安腾体系结构采用推测技术，利用（ ）推测方法和（ ）推测方法
提高指令执行的并行度。
三、简答题（每小题8分，共16分）

1 比较水平型微指令与垂直型微指令特点。
2 简述安腾处理机的“分支推断”技术的基本思想。
四、计算题（10分）

设两个浮点数N
1
=2
j1
×S
1
,N
2
=2
j2
×S
2
，其中阶码3位（移码），尾数4位，
数符1位。设 ：

j
1
=(-10)
2
,S
1
= (+0.1001)
2

j
2
=(+10)
2
,S
2
=(+0.1011)
2

求：N
1
× N
2
，写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器
计算步骤求尾数之积 。
五、分析题（12分）

指令流水线有取指（IF）、译码（ID）、执 行（EX）、写回寄存器堆（WB）
四个过程段，共有12条指令连续输入此流水线。要求：
① 画出流水处理的时空图，假设时钟周期100ns。
② 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
③ 求流水CPU的加速比。
六、设计题（15分）

CPU的数据通路如图1所示。运算器中R
0
～
R
3
为通用寄存器，DR为数据
缓冲寄存器，PSW为状态字寄 存器。D-cache为数据存储器，I-cache为指令存
储器，PC为程序计数器（具有加1功能 ），IR为指令寄存器。单线箭头信号均
为微操作控制信号（电位或脉冲），如LR
0
表示读出R
0
寄存器，SR
0
表示写入R
0
寄存器。
机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容2008
送到 程序计数器PC，下一条指令将从指存2008号单元读出执行。JMP是无条件
转移指令。画出JMP 指令周期流程图，并在CPU周期外标出所需的微操作控制信
号。（一个CPU周期含T
1～
T
4
四个时钟信号，打入寄存器信号必须注明时钟序号）

七、分析题（12分）

一台单处理机采用串行程 序实现A
1
+A
2
+A
3
+A
4
+A5
+A
6
+A
7
+A
8
各矩阵（均
为 n×n）的累加求和运算。请画出一种计算任务优化算法图。
若用4台多处理机系统实现上述矩阵的求和运算，请画出计算任务优化
算法图。
本科生期末试卷（九）
一、选择题（每小题1分，共15分）

1 运算器的核心功能部件是（ ）。
A 数据总线 B ALU C 状态条件寄存
器 D 通用寄存器
2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是
（ ）。
A 1M B 4MB C 4M D 1MB
3 某SRAM芯 片，其容量为1M×8位，除电源和接地端外，控制端有E和
RW#，该芯片的管脚引出线数目是（ ）。
A 20 B 28 C 30 D 32
4 双端口存储器所以能进行高速读写操作，是因为采用（ ）。

A 高速芯片 B 新型器件 C 流水技
术 D 两套相互独立的读写电路
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数
以外，另一个数常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方
式 D 间接寻址方式
6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段
控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
7 微程序控制器中，机器指令与微指令的关系是（ ）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 程序计数器 C 指令寄存
器 D 通用寄存器
9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。
A 指令译码器 B 判断程序 C 微指
令 D 时序信号
10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。
A 通用寄存器 B 堆栈 C 主存 D 外存
11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的
时间。

A 指令周期 B 机器周期 C 存储周
期 D 总线周期
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈
述中不正确的项是（ ）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力
13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长
14 进程从运行状态转入就绪状态的可能原因是（ ）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。
A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7
二、填空题（每小题2分，共20分）

1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑
电路级）、一般机器级、操作系统 级、（ ）级、（ ）级。

2 十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前
者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数
有（ ）和（ ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方 面的矛盾，
计算机采用多级存储体系结构，即（ ）、（ ）、（ ）。
5 高 级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出三种高级DRAM芯 片，它们是（ ）、（ ）、（ ）。
6 一个较完善的指令系统，应当有（ ）、（ ）、（ ）、（ ）
四大类指令。
7 机器指令对四种类型的数据进行操作。这四种数据类型包括（ ）型数
据、（ ）型数据、（ ）型数据、（ ）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地
址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。
9 虚存系统中，通常采用页表保护、段表保护和键保护以实现（ ）保护。
10 安腾体系结构采用分支推断技术，将传统的（ ）分支结构转变为无
分支的（ ）代码，避免了错误预测分支而付出的代价。
三、简答题（每小题8分，共1
6分）
1 为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用
方式，DM A控制器占用总线进行数据交换期间，CPU处于何种状态？
2 简述磁表面存储器的读写原理。
四、设计题（12分）

设A=a
n
a
n-1
…a
1
a
0
是已知的(n+1)位的二 进制原码，其中最高位为符号位，
画出原码转换为补码的逻辑电路图（只画出最低4位）。
五、计算题（10分）

已知cache存储周期40ns，主存存储周期2 00ns，cache主存系统平均
访问时间为50ns，求cache的命中率是多少？

六、分析题（12分）

已知浮点加法流水线由阶码比较、对 阶、尾数相加、规格化四个流水段
组成，每段所需的时间（包括缓冲寄存器时间）分别为30ns、25 ns、55ns、50ns。
请画出该流水线的时空图，并计算加速比。
七、设计题（15分）

图1所示为传送（MOV，OP码IR
0< br>IR
1
00）、加法（ADD，OP码IR
0
IR
1
01）、
取反（COM，OP码IR
0
IR
1
10）、十进制加法（ ADT，OP码IR
0
IR
1
11）四条指令的微
程序流程图，每一 框表示一个CPU周期。其中r
s
,r
d
为8个通用寄存器R
0～
R
7
，每
个CPU周期含4个时钟脉冲T
1
～
T
4
。
① 设微指令的微命令字段为12位，判别字段和下址字段是多少位？
② 控制存储器E
2
PROM存储容量至少是多少？
③ 给每条微指令分配一个确定的微地址（二进制编码表示）。
④ 写出微地址转移逻辑表达式和转移逻辑图。
⑤ 画出微程序控制器结构图。


本科生期末试卷（十）
一、选择题（每小题1分，共15分）

1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最
大正整数位（ ）。
A +(2
63
-1) B +(2
64
-1) C -(2
63
-1) D -(2
64
-1)
2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。
A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来
实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。
3 存储单元是指（ ）。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合
4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。
A 0—1M B 0—512KB C 0—56K D 0—256
KB
5 用于对某个寄存器中操作数的寻址方式为（ ）。
A 直接 B 间接 C 寄存器直接 D 寄存器
间接
6 程序控制类的指令功能是（ ）。
A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据
传送
C 进行CPU和IO设备之间的数据传送 D 改变程序执行的顺
序
7 指令周期是指（ ）。

A CPU从主存取出一条指令的时间 B CPU执行一条指令的时
间
C CPU从主存取出一条指令加上执行一条指令的时间 D 时
钟周期时间
8 描述当代流行总线结构中基本概念不正确的句子是（ ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线
相连
C 系统中允许有一个这样的CPU模块
9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ ）。
A 256位 B 16位 C 8位 D 7位
10 发生中断请求的条件是（ ）。
A 一条指令执行结束 B 一次IO操作结束
C 机器内部发生故障 D 一次DMA操作结束
11 中断向量地址是（ ）。
A 子程序入口地址 B 中断服务程序入口地址
C 中断服务程序入口地址指示器 D 例行程序入口地址
12 IEEE1394所以能实现数据传送的实时性，是因为（ ）。
A 除异步传送外，还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔
13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行，命中率则下降

C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为（ ）。
A 空间浪费大，存储共享不易，存储保护容易，不能动态连接
B 空间浪费小，存储共享容易，存储保护不易，不能动态连接
C 空间浪费大，存储共享不易，存储保护容易，能动态连接
D 空间浪费小，存储共享容易，存储保护容易，能动态连接
15 安腾处理机的指令格式中，操作数寻址采用（ ）。
A R-R-S型 B R-R-R型 C R-S-S
型 D S-S-S型
二、填空题（每小题2分，共20分）

1 IEEE6754标准规定的64 位浮点数格式中，符号位为1位，阶码为11位，
尾数为52位。则它所能表示的最大规格化正数为（ ）。
2 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字
的（ ）、（ ）和（ ）三种不同用途的编码。
3 数的真值变成机器码时有四种表示方法，即（ ）表示法，（ ）表
示法，（ ）表示法，（ ）表示法。
4 主存储器的技术指标有（ ），（ ），（ ），（ ）。
5 cache和主存构成了（ ），全由（ ）来实现。
6 根据通道的工作方式，通道分为（ ）通道和（ ）通道两种类型。
7 SCSI是（ ）IO标准接口，IEEE1394是（ ）IO标准接口。
8 某系统总线的一个存取周期 最快为3个总线时钟周期，总线在一个总线
周期中可以存取32位数据。如总线的时钟频率为8.33M Hz，则总线的带宽是
（ ）。
9 操作系统是计算机硬件资源管理器，其主要管理功能有（ ）管理、（ ）
管理和（ ）管理。

10 安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指
令合并成一个具有（ ）的超长指令字，控制多个独立的（ ）同时工作。
三、简答题（每小题8分，共16分）

1 画图说明当代总线的内部结构与外部功能部件的联系，做简要说明。
2 比较cache与虚存的相同点和不同点。
四、证明题（10分）

设[N ]
补
=a
n
a
n-1
…a
1
a
0
，其中a
n
是符号位。

五、分析题（12分）

判断以下三组指令中各存在哪种类型的数据相关？
⑴I1 LDA R1,A ;M(A)→R
1
,M(A)是存储器单元
I2 ADD R2,R1 ;(R
2
)+(R
1
)→R
2

⑵I3 ADD R3,R4 ;(R
3
)+(R
4
)→R
3

I4 MUL R4,R5 ;(R
4
)×(R
5
)→R
4

⑶I5 LDA R6,B M(B)→R
6
,M(B)是存储器单元

I6 MUL R6,R7 ;(R
6
)×(R
7
)→R
6

六、设计题（15分）

一个CPU周期中需要4个节拍脉冲T
1< br>～
T
4
。每个T
i
的持续间隔为200ns。
请设计 ：
① 节拍脉冲产生器；
② 启停控制逻辑电路。要求T
1
前沿开启、T
4
后沿关闭节拍脉冲产生器。
七、简答题（12分）

为什么MESI协议能够解决多处理机系统中的Cache一致性？