5章时序逻辑电路复习题
幽默个人签名-工作感言
时序逻辑电路
一、选择题：
1、相同计数器的异步计数器和同步计数器相比,一般情况下( )
A. 驱动方程简单 B. 使用触发器个数少
C. 工作速度快
D. 以上都不对
2、n级触发器构成的环形计数器,其有效循环的状态数是( )
A. n个 B. 2个 C. 4个 D. 6个
3、下图所示波形是一个( C )进制加法计数器的波形图
。
试问它有( A
)个无效状态
。
A
.
2
；
B. 4
；
C. 6
；
D. 12
CP
Q1
Q2
Q3
4、设计计数器时应选用（ ）
。
A．边沿触发器 B． 基本触发器
C．同步触发器 D．施密特触发器
5、一块7490十进制计数器中,它含有的触发器个数是( )
A. 4
B. 2 C. 1 D. 6
6、n级触发器构成的扭环形计数器,其有效循环的状态数是( )
A.
2n个 B. n个 C. 4个 D. 6个
7、时序逻辑电路中一定包含（ ）
A.
触发器
B.
组合逻辑电路
C.
移位寄存器
D.
译码器
8、用n个触发器构成计数器，可得到的最大计数长度为（ ）
A.
2
n
B.2n C.
n
D.
n
2
9、有一个移位寄存器，高位在左，低位在右，欲将
存放在其中的二进制数乘上
(4)
10
,
则应
将该寄存器中的数（
）
A.
右移二位
B.
左移一位
C.
右移二位
D.
左移一位
10、某时序逻辑电路的状态转换
图如下，若输入序列
X=1001
时，设起始状态为
S1，
则输
出序
列
Z=（ ）
XZ 01
10 S1 S2
00
11
A.
0101 B.1011 C.0111 D.1000
11、
、
一位
8421BCD
码计数器至少需要（
）个触发器
A. 4 B. 3 C.5
D.10
12、利用中规模集成计数器构成任意进制计数器的方法有( ABC )
A.复位法 B
.
预置数法 C
.
级联复位法
13、在移位寄存器中采用并行输出比串行输出 （ ）。
A.快
B.慢 C.一样快 D.不确定
14、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A. 5 B.4 C.6 D. 3
15、在下列逻辑电路中，不是组合逻辑电路的有（ ）
。
A.
寄存器
B.
编码器
C.
全加器
D. 译码器
16、一个 4 位移位寄存器可以构成最长计数器的长度是（
）
。
A. 15 B.12 C. 8
D.16
17、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4
个移位脉
冲CP作用下，四位数据的移位过程是（ ）。
A.1011--
0110--1100--1000—0000 B.1011--0101--0010--
0001—0000
C.1011--0111--1110—1101—1011
D.1011—1101—1110—1111--1111
18、时钟RS触发器的触发时刻为( )
A
.
CP＝0期间
B
.
CP＝1期间
C
.
CP上升沿
下降沿
19、若有一个Ｎ进制计数器, 用复位法可以构成Ｍ进制计数器, 则Ｍ( )Ｎ
。
A.
<
B.
>
C
.＝
20、一个四位二进制码减法计数器的起始值为1001, 经过100
个时钟脉冲作用
之后的值为:( )
A. 0101
B.0100 C.1101 D. 1100
二、填空题：
1、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移
8位,完成该操作的时间为 。（
8×10
-5
s
）
2、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码
，右移
时首先输入数码 。（
1；0。
）
3、时序逻辑电
路在结构上包含
__________________
和
____________
两部分。（
组合逻辑电路；
存储电路
）
4、时序逻辑电路的特点
是，任意时刻的输出不仅取决于该时刻的
_____________
，
还与电路的
_____________
有关。（
输入信号，原状态
）
5、在同步计数器中，各触发器的CP输入端应接
时钟脉冲
。（统一的）
6、四位双向移位寄存器T4194的功能表如表所
示。由功能表可知，要实现保持
功能，应使
，
当
R
D
1
，S
1
=1，
S
0
=0
时
，
电路实现
功能
。
（
R
D
1
，S
1
=S
0
=0；左移
）
7、移位寄存器不但可_________ ，而且还能对数据进行
_________。（移位，串并转换）
8、电路如下图所示
，
若输入CP脉冲频
率为20KHZ，
则
输出F的频率
.
为
。（5
KHZ
）
.
J
Q
F1
J
Q
F2
F
.
CP
K<
br>Q
K
Q
图（一）
.
9、时序逻辑电路按照其触发器是否有统一的时钟控制分为
时序逻辑电路
和
时序逻辑电路
。（同步、异步）
10、某计数器的状态转换图如图所示，试问该计数器是一个
进制
法计数器
，
它有
个有效状态
，
个无效状态，该电路
自启动。
若用JK触发器组成
，
至少要
个JK触发器。（
7；减法；7；1；能；3
）
11、
将
D触发器的D端与它的端连接，假设Q（t）=0，则经过100个脉冲作用后，
它的状态Q为____
______________。（
0
）
12、
要构成5进制计数器，至少需要 个触发器，其无效状态有
个。（
3；3
）
13、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入
，当输入
三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为
。（
0；
0100
）
14、组合逻辑门电路在功能上的特点是任何时刻的输出状态直接是由
与电路原来的状态
。而时序电路的输出状态不仅与同一时刻的
输入状态有关而
且与电路的原状态有关。触发器实质上就是一种功能最简单的
（
组合电路还是时序电路）。 （
当时的输入信号决定；无关
；时序电路
）
15、
是对脉冲的个数进行计数，具有计数功能的电路。（
计数器
）
16、寄存器的功能是
。例如在计算机中，需要它存储要参加运算的数据。（
记
忆多位二进制数
）
17、
N 位二进制计数器可累计脉冲最大数为
;
构成异步二进制计数器的
触发器为
触发器;
如果由下降沿有效的触发器构成异步二进制加法计数器, 其
内部联接规律为
;
单纯四位扭环形移位寄存器最低位触发器的输入端与最高位的
端相连
。（2
n
; 边沿；
前级的Q端接后级的CP端；
Q
）
18、
某移位寄存器的时钟脉冲频率为<
br>100KHz,
欲将存放在该寄存器中的数左移8位,完成
该操作的时间为
。（
8×10
-5
秒
）
19、
在各种寄存器中，存放N位二进制数码需要
个触发器。（
N
）
三、判断题：
1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
（
√
）
2、构成一个7进制计数器需要三个触发器。 （
√
）
3、当时序电路存在无效循环时该电路不能自启动。（
√
）
4、构成一个7进制计数器需要三个触发器。 （
√
）
5、当时序电路存在无效循环时该电路不能自启动。（
√
）
6、同步时序电路具有统一的时钟CP控制。（
√
）
7、有8个触发器数目的二进制计数器，它具有256个计数状态。（
√
）
8、.N进制计数器可以实现N分频；（
√
）
9、寄存器是组合逻辑器件。 （
×
）
10、寄存器要存放n位二进制数码时，需要
2
n
个触发器。 （
×
）
&
11、3位二进制计数器可以构成模值为
2
3
1
的计数器。 （
×
）
12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。
（
√
）
13、寄存器是组合逻辑器件。
（
×
）
14、寄存器要存放n位二进制数码时，需要
2
个触发器。 （
×
）
3
15、3位二进制计数器可以构成模值为
21
的计数器。 （
×
）
n
16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （
√
）
四、分析题：
1分析如图所示电路
，画出Y
1
,Y
2
,Y
3
的波形。
Y
1
1
Q
Q
J
J
Y
2
2
& 1
&
CP
1
Q
Q
K
K
&
Y
3
3
&
CP
Y
CP
Y
Y
CP
解:
解题要点，
(1)列驱动方程及状态方程
JQKQQ
n1
Q
(2)列输出方程
CP
n
Y
1
=
Q
n
Y
2
=
Q
n
Y
3
=
Q
n
CP
CP
(3)画输出波形.
2、分析下图所示序列发生电路，要求写出
D
SR
的逻辑函数式，列出状态转换表，写出
Z的输出序列码。(2套中)
3、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明
电路的
逻辑功能，并分析该电路能否自启动。
Q
0
Q
1
Q
2
1J 1J 1J
FF
0
FF
1
FF
2
1K
Q
1K
0
1K
CP
J
0
Q
n
n
1
;K
0
Q
2
解： 答题要点（1）电路驱动方程为：
J
1
Q
n
0
;K
1
Q
n0
J
2
Q
n
1
;K
2
Q
n
1
Q
n1n
2
Q
1
电路状态方程
为：
Q
n1
1
Q
n
0
Q
n
1
Q
nnn
01
Q
n
0
Q
2
Q
0
状态图如下：
000
001 011 111
Q
2
Q
1
Q
0
101
010
100 110
该电路是一个5进制计数器；能自启动。
4、分析电路功能,并说明能否自启动。
J
J Q
Q
J
J Q
Q
J
J
Q
Q
F
F
3
3
F
F
2
2
F
F
1
1
K
K
Q
Q
K
K
Q
Q
K
K
Q
Q
Q
CP
CP
1、
解：
答题要点（1）电路驱动方程为：
（2）电路状态方程为：
J
1
Q
2
K1
Q
2
J
2
Q
3
K
2
Q
3
J
3
Q
2
Q
1
K
3
Q
1
状态图如下：
Q
n1
Q
n
Q
nQ
n
Q
n
Q
n
121212
n1n
Q
2
Q
3
n
1nnnnnnnnn
QQQQQQQQQQ
3213131
213
可作扭环形计数器(模六)，可以自启动。
5、
下表所示为四位二进制计数器
Ｔ215
的功能表
,
试分析下图电路所具有的功能。要求画
出状态转换图。
Cr
1
0
0
0
LD
CP
+
CP
-
A B C D Q
D
Q
C
Q
B
Q
A
×
0
1
1
×
×
↑
1
×
×
1
↑
×
A
×
×
×
B
×
×
×
C
×
×
0 0 0 0
×
D
A B C D
加法计数
×
减法计数
×
&
&
CP
”
1
“1
Q
A
A
Q
Q
B
B
QQ
D
D
Q
Q
C
C
Q
CP+
CP
+
T215
T215
CP_
CCP
-
Cr
r
A
ABCD
BCD
LD
LD
解：
答题要点：这是利用芯片的异步置数端接成的任意进制计数器。
列状态转换图：
Q
3
Q
2
Q
1
Q
0
0110不稳定，所以是模6计数器。
0010
0001
0000
0011
0110
0101
0100
6、分析下图给出的电路，说明这是多少进制的计数器。
1
D
DD
D
EP
0
12
3
C
ET
7
4LS161Ⅰ
LD
CP
Q
0
Q
1
Q
2
Q
3
R
D
1
EP
ET
D
0D
1
D
2
D
3
C
74LS161Ⅱ
LD
1
Y
CP
Q
0
Q
1
Q<
br>2
Q
3
R
D
&
CP
(a)
0
1
CP
1
D
DD
D
EP
0
12
3
C
ET
74LS160Ⅰ
LD
CP
Q0
Q
1
Q
2
Q
3
R
D
1 <
br>EP
ET
D
0
D
1
D
2
D
3
C
1
Y
74LS160Ⅱ
LD
CP
Q0
Q
1
Q
2
Q
3
R
D
(b)
解：
（1）答案要点:(a)图中，74LS161Ⅰ和74LS161Ⅱ均接成
16进制的计数器，两片级联后，利
用反馈置数法，当计数状态为(5A)H时，
LD
有效，计数器被置成(00)H,所以计数状态共有91个，构
成九十一进制计数器。
（2）
答案要点:(b)图中，74LS160Ⅰ接成8进制的计数器，74LS160Ⅱ接成5进制的计数器，两片<
br>级联后，构成四十进制计数器。
7、如图所示时序电路。写出电路的驱动方
程、状态方程，画出电路的状态转换图，说明
电路的逻辑功能，并分析该电路能否自启动。
&
装
D Q
1
D Q
2
D
Q
3
Q
2
Q
3
CP
解：
D
1
=
Q
2
n
•
Q
3
n
（1）这是一个同步时序逻辑电路的分析问题。先写驱动方程
D
2
=
Q
1
n
D
3
=
Q
2
n
Q
1
n
+
1
=
D
1
=
Q
2
n
•
Q
3
n
再写状态方
程
Q
2
n
+
1
=
D
2
=
Q
1
n
Q
3
n
+
1
=
D
3
=
Q
2
n
（2）画状态转换图
010
Q
1
Q
2
Q
3
111
101
000 100 110 011
001
可见：这是一个可以自启动的模五计数器电路。
8、分析下图TTL电路实现何种
逻辑功能,其中X是控制端,对
X=0,X=1
分别分
析,假定触发器的初始状态为<
br>Q
2
=1,Q
1
=1.
并判断能否自启动。
解:
从图可知,X是控制端,CP是时钟脉冲输入端,该时序电路属于计数器.对其功能分析如下:
1) 时钟方程CP1=CP2=CP,是同步工作方式.
J
1
XQ
2
n
,K
1
1
n1nn
QJQK
Q
2) 驱动方程
代入特性方程中得
JK
n
J
2
XQ
1
,K
2
1
n
Q
1
n1
(XQ2
)Q
1
n
状态方程
n1
nn
Q
2
(XQ
1
)Q
2
画状态转换图
X=0时，
X=1时
Q
2
Q
1
Q
2
Q
1
00 01
00 01
11
11
10
10
由状态转换图可知,当
X=0
时,是同步三进制加法计数器; 当
X=1时,是同步三进制减法
计数器.无效状态
Q
2
Q
1
=1
1
在上述情况下只需一个CP就进入有效状态,因而能自启动.总之,
该时序逻辑电路是同步三
进制可逆计数器,并且能自启动。
9、74LS192双时钟同步计数器（十进制），其功能表如表所示。其中CO 是进位输出、
BO是借位输出。现用74LS192组成的计数器如图所示，分析是几进制计数器。
表5 74LS192功能表
RD
LD
CP
U
CP
D
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
1 × × × × × × ×
0 0 0 0
0 0 × × A B C D
A B C D
0 1 ↑ 1 × × × ×
加计数
0 1 1 ↑ × × × × 减计数
0 1 1 1 × × × × 保 持
Q
3
Q
2
Q
1
Q
0
CP
U
CO
74192
BO
CP
CP
D
D
3
D
2
D
1
D
0
RD
LD
1
0
0
0
解: 由74LS192功能表可知，计数器是异步复位（高电平有效）和置数（低电平有效）的，
它有两个
时钟输入，一个执行加法计数，另一个执行减法计数，有效时钟都是负边沿，分别有负脉冲输出
表示
进位
CO
或借位
BO
。所以图示电路实现预置数1000的减法
计数，计数状态进入0000时产生借位信
号（
BO
=0）并异步置数（Q
3
Q
2
Q
1
Q
0
=1000），“0000”为一过
渡状态。
列出状态转换表
状态表
CP
Q
3
Q
2
Q
1
Q
0
0 1 0 0 0
1 0 1 1 1
2
0 1 1 0
3 0 1 0 1
4 0
1 0 0
5 0 0 1 1
6 0 0 1 0
7 0 0 0 1
8 ( 0 0 0 0 )
异步置数
状态表如表所示，是一个八进制计数器。
10、分析下图所示的时序电路
的逻辑功能，写出电路的驱动方程、状态方程和输出方程，
画出电路的状态转换图，并说明该电路是否能
自启动。
解：驱动方程：
D
1
Q
3
；
D
2
Q
1
；
D
3
Q
1
Q
2
输出方程：
YQ
1
Q
3
状态方程：
Q
1
n1n
Q
3
；
Q
2
n1
D Q
CP
FF
1
CP
●
●
D Q
CP
FF
2
D Q
CP
FF
3
&
Y
●
n
n
nn
nn
Q
1
；
Q
3<
br>n1
Q
1
n
Q
2
n
n
状态转换图：
100
1
Q
3
Q
2
Q
0
Y
0
000
010
1
001
101
110
1
111
1
011
逻辑功能：是能够自启动的模5计数器。
11、已知逻辑电路图及
C
0
和
C
1
的波形。
试画出输出
Q<
br>0
，
Q
1
的波形设
Q
0
，
Q
1
的 初始状态
均为“0”）。
Q
0
Q
0
Q
1
Q
1
J
J
C
K
R
D
C
0
C
K
R
D
Q
0
o
C
1
Q
1
C
1
C
0
Q
0
Q
1
解：驱动方程为：
J
0
=K
0
=
1
J
1
=
Q
0
nK
1
=
1
状态方程
为：
Q
0
n
+
1
=
Q
0
n
Q
1
n
+
1
=
Q
0
•
Q
1
nn
同时，当Q
1
=1时，因置零端有效，Q
0
马上变为1
波形如下：
C
1
C
0
Q
0
Q
1
1
2、一个七段显示译码器驱动显示电路如下，若输入波形如图所示，试确定显示器所显
示的数据应如何变
化。
A
0
A
1
A
2
A
3
BCD7-seg
a
a
b
1
英文教材《数字电子技术》习题选编
f
c
g
2
清华大学电机系唐庆玉
d
4
2002
e
年9月16日
e
8
d
f
g
A
0
A
1
A
2
A
3
b
c
A
0
A
1
A
2
A
3
解
Figure 3
A
0
A
1
A
2
A
3
BCD7-seg
a
a
b
1
英文教材《数字电子技术》习题选编
f
c
g
2
清华大学电机系唐庆玉
d
4
2002
e
年9月16日
e
8
d
f
g
b
c
输出数据
0 1 4
无定义
4 4
4 8 0
13、
试分析下图可变模计数器
, CT74161
的使能端为
S<
br>1
、S
2
，
置位端
LD
为低电平有效，复位
端为
R
D
低电平有效。当
D
3
D
2
D1
D
0
1010
时计数器的模值M为多少
。
D
3
D
2
D
1
D
0
A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
Q
0
Q
1
Q
2
Q
3
1
Q
CC
S
1
I(A>B)
CT74161
CT7485
LD
S
2
I(A=B)
1
CP
>
D
0
D
1
D
2
D
3
R
D
I(A
1
A>B
A=B
A
1
1
解：（1）先画出状态转移表进行分析。状态转移表为下表所示。
（2）由表可得模值M=12。
状态转移表
Q
3
Q
2
Q
1
Q
0
1 1
1 1
0 0 0 0
0 0 0 1
0
0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1
1
1 0 0 0
1 0 0 1
1 0
1 0
L
D
1
1
1
1
1
1
1
1
1
1
1
0
五、设计题：
1、请用置位法,
将Ｔ4161接成五进制计数器。
（
本题共10分）
T4161功能表
CP
R
D
LD
× 0 ×
↑ 1 0
× 1 1
× 1 1
↑ 1 1
S
1
S
2
×
×
0
×
1
×
×
0
1
工作状态
清零
预置数
保持(C=0)
计数
1
保持(包括C)
注
：T4161是四位二进制计数器，
，Q
0
,Q
1
,Q
2<
br>,Q
3
为输出端
，D
0
,D
1
,D
2
,D
3
为置数输入端
，其中D
3
为高位
，D<
br>0
为低位
。
解：此题答案不唯一
（1）答案要点：先作出计数器的状态转换图，略
。
（
2）答案要点：确定D
0
,D
1
,D
2
,D
3的输入信号，
LD
和
R
D
端应如何处理，最后画出电路图。
2、
集成中规模4位同步二进制加法计数器74161的逻辑符号和功能表如下所示
。试用
74LS161采用复位法（异步清零）或者置数法（同步置数）实现十二进制计数器。
Q Q
Q
1
Q
23
P
0
74LS161
CO
T
CP
A B C D
L
D
C
r
74161同步加法计数器的功能表
输
入
CP
×
↑
×
×
↑
↑
输 出
Q
0
Q
1
Q
2
Q
3
0 0
0 0
D C B A
保 持
保 持
计 数
0 0 0 0
说
明
C
r
L
D
P T D
C B A
0 × × × × × ×
×
1 0 × × D C B A
1 1 0 × × × × ×
1
1 × 0 × × × ×
1 1
1 1 × × × ×
1 0 × ×
0 0 0 0
异步清零
送 数
同步置0
解一：
异步清零法——解题要点：（1）确定计数状态（5分）
0 1 2 3 4
5
6
12
11
10
9
8 7
由12即1100作译码状态，可写出反馈函数
CrQ
3
Q
2
，如图。（5分）
&
Q Q Q
P
Q
1
0
1
2
3
74LS161
CO T
CP
D C B A
L
D
C
r
CP
1
解二．同步置数法——解题要点：（1）确定计数状态（5分）
5
1 2 3 4 6
0
10
9
11
8 7
由[11]
10
即
1011产生置数信号,其反馈函数
LDQ3Q1Q0
，所置的数0000。如
图。（5分）
&
1
Q Q Q Q
1
2
3
P
0
74LS161
CO T
CP
D C B A
L
r
D
C
1
3、
请用集成计数器芯片
74LS193
构成模10加法计数器
。74LS193逻辑符号如图图中
CP
Q
C
是进位输出端且
Q<
br>C
Q
D
Q
C
Q
B
Q
A
C
P
，
Q
D
是借位输出端
。且
Q
D
Q
D
Q
C
Q
B
Q
A
CP
。
74LS193功能表如表所示。
表 74LS193功能表
解：构成模10加法计数器。此题答案不唯一，仅供参考。
因为计数器模N=10,所以异步预置状态M=15—N=5，故预置数据DCBA=0101， 且加法进位输出端
Q
C
与置数端
L
D
连接。其它输入端
接上相应的信号。
电路连接图如图所示
0 1 0 1
4、
用JK
触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转
换图如图所示。
Y
111
Q
3
Q
2
Q
1
000
0
1
110
1
0
010
0
011
1
101
1
001
100
0
解：解题要点：
由状态转换图可得电路的状态方程
由状态方程得驱动方程
Q
1
n1
Q
3
Q
1<
br>Q
3
Q
1
n1
Q
3
Q
1Q
2
Q
3
J
1
K
1
Q
3
n1
Q
2
Q
1
Q
2
Q
1
Q
2
J
2
K
2
Q
1
J
3
Q
1<
br>Q
2
K
3
1
进位输出
YQ
3
画电路图得：
FF
1
1J
C1
1K
CP
FF
2
1J
C1
1K
FF
3
&
1J
C1
1
1K
5、
同步十进制可逆计数器192的符号如下图,功能表如表所示。试用Rd端构成
6进制加
法计数器。
192功能表
CP
U
↑
↓
1
1
×
×
CP
D
1
1
↑
↓
×
×
R
d
0
0
0
0
0
1
L
d
工作状态
加1计数
不计数
减1计数
不计数
预置
复位
.
.
.
1
1
1
1
0
×
CPu
CPd
Q3Q2Q1Q0
192
DCBA
.
LdRd
解:
由192功能表可知，192即有加法计数，也有减法计数功能。并且有异步清零端和异步预置数端。
异步清零法——解题要点：（1）确定计数状态
0 1 2 3
6
4
5
.
由6即0110作译码状态，可
写出反馈函数Rd=Q
2
Q
1
，画出逻辑图。如图。
CP
.
A
B
&
CPu
CPd
Q3Q2Q1Q0
192
DCBA
.
LdRd
6、
用两片 74LS161
二进制计数器构成 40
进制计数器，画出电路图。74LS161为同步
16进制计数器，它的逻辑图和功能表如下。
.
CR
LD
CT
P
CT
T
CP
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
0 × × × × × × × ×
0 0 0 0
1 0
× ×
d
3
d
2
d
1
d
0
d
3
d
2
d
1
d
0
1 1 1 1
××××
1
1 0
× × × × × ×
1 1
×
0
× × × × ×
计数
保持
Q
3
Q
2
Q
1
Q
0
CO
CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
保持
解：解题要点：根据题目要求确定用两片161级联成16×16的计数器，再用反馈归零法设计。
（1）计数状态（16进制）
00
01
0203
28
画出计数状态得7分
（2）画电路图。级联正确得4分，反馈归零正确得4分
·
·
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
&
C 74161
CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
CO
74161 CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
CP
·
输 入
“1”
<
br>“1”
7、
用74LS163设计一个85进制加法计数器，要求采用反馈归零法。（1
5分）
74LS163功能表
输 出
CR
LD
CT
T
CT
P
CP
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
0
× × × ↑ × × × ×
0
1
1
1
1
0
1
1
1
×
1
0
×
×
1
×
0
↑
↑
×
×
000
CO
0
0
d
3
×
×
×
d
2
×
×
×
d
1
×
×
×
d
0
d
3
×
×
×
d
2
d
1
d
0
计数
保持
保持
解：（1）74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经
分析，需要两片
74LS163级联，计数范围是0～84，
反馈状态从高位到低位依次为（0101
0100）
2
=（54）
16
，据此画出计数器的逻辑图如图
8、74LS161是同步4位二进制加法
计数器，其逻辑功能表如下，试用它设计一个10
进制计数器。
74LS161逻辑功能表
CT
P
CT
T
CP
Q
3
Q
2
Q
1
Q
0
CR
0
1
1
1
1
LD
×
0
1
1
1
×
×
0
×
1
×
×
×
0
1
×
×
×
0 0 0
0
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
加法计数
解：（1）．确定计数状态，画状态图
2 3
1
4
0000 0011
0010 0100
0001
5
1010
10
0101
0111
0110
1000
1001
6
9 8
7
（2）．当74LS161从0000开始顺序计数到101
0时，与非门输出“0”，清零信号到来，异步清
零。
画出电路。
Q
3
Q
2
Q
1
Q
0
&
CO
CP
CP
74LS161
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
“1”
“1”
“1”
时序逻辑电路
一、选择题：
1、相同计数器的异步计数器和同步计数器相比,一般情况下( )
A. 驱动方程简单 B. 使用触发器个数少
C. 工作速度快
D. 以上都不对
2、n级触发器构成的环形计数器,其有效循环的状态数是( )
A. n个 B. 2个 C. 4个 D. 6个
3、下图所示波形是一个( C )进制加法计数器的波形图
。
试问它有( A
)个无效状态
。
A
.
2
；
B. 4
；
C. 6
；
D. 12
CP
Q1
Q2
Q3
4、设计计数器时应选用（ ）
。
A．边沿触发器 B． 基本触发器
C．同步触发器 D．施密特触发器
5、一块7490十进制计数器中,它含有的触发器个数是( )
A. 4
B. 2 C. 1 D. 6
6、n级触发器构成的扭环形计数器,其有效循环的状态数是( )
A.
2n个 B. n个 C. 4个 D. 6个
7、时序逻辑电路中一定包含（ ）
A.
触发器
B.
组合逻辑电路
C.
移位寄存器
D.
译码器
8、用n个触发器构成计数器，可得到的最大计数长度为（ ）
A.
2
n
B.2n C.
n
D.
n
2
9、有一个移位寄存器，高位在左，低位在右，欲将
存放在其中的二进制数乘上
(4)
10
,
则应
将该寄存器中的数（
）
A.
右移二位
B.
左移一位
C.
右移二位
D.
左移一位
10、某时序逻辑电路的状态转换
图如下，若输入序列
X=1001
时，设起始状态为
S1，
则输
出序
列
Z=（ ）
XZ 01
10 S1 S2
00
11
A.
0101 B.1011 C.0111 D.1000
11、
、
一位
8421BCD
码计数器至少需要（
）个触发器
A. 4 B. 3 C.5
D.10
12、利用中规模集成计数器构成任意进制计数器的方法有( ABC )
A.复位法 B
.
预置数法 C
.
级联复位法
13、在移位寄存器中采用并行输出比串行输出 （ ）。
A.快
B.慢 C.一样快 D.不确定
14、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A. 5 B.4 C.6 D. 3
15、在下列逻辑电路中，不是组合逻辑电路的有（ ）
。
A.
寄存器
B.
编码器
C.
全加器
D. 译码器
16、一个 4 位移位寄存器可以构成最长计数器的长度是（
）
。
A. 15 B.12 C. 8
D.16
17、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4
个移位脉
冲CP作用下，四位数据的移位过程是（ ）。
A.1011--
0110--1100--1000—0000 B.1011--0101--0010--
0001—0000
C.1011--0111--1110—1101—1011
D.1011—1101—1110—1111--1111
18、时钟RS触发器的触发时刻为( )
A
.
CP＝0期间
B
.
CP＝1期间
C
.
CP上升沿
下降沿
19、若有一个Ｎ进制计数器, 用复位法可以构成Ｍ进制计数器, 则Ｍ( )Ｎ
。
A.
<
B.
>
C
.＝
20、一个四位二进制码减法计数器的起始值为1001, 经过100
个时钟脉冲作用
之后的值为:( )
A. 0101
B.0100 C.1101 D. 1100
二、填空题：
1、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移
8位,完成该操作的时间为 。（
8×10
-5
s
）
2、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码
，右移
时首先输入数码 。（
1；0。
）
3、时序逻辑电
路在结构上包含
__________________
和
____________
两部分。（
组合逻辑电路；
存储电路
）
4、时序逻辑电路的特点
是，任意时刻的输出不仅取决于该时刻的
_____________
，
还与电路的
_____________
有关。（
输入信号，原状态
）
5、在同步计数器中，各触发器的CP输入端应接
时钟脉冲
。（统一的）
6、四位双向移位寄存器T4194的功能表如表所
示。由功能表可知，要实现保持
功能，应使
，
当
R
D
1
，S
1
=1，
S
0
=0
时
，
电路实现
功能
。
（
R
D
1
，S
1
=S
0
=0；左移
）
7、移位寄存器不但可_________ ，而且还能对数据进行
_________。（移位，串并转换）
8、电路如下图所示
，
若输入CP脉冲频
率为20KHZ，
则
输出F的频率
.
为
。（5
KHZ
）
.
J
Q
F1
J
Q
F2
F
.
CP
K<
br>Q
K
Q
图（一）
.
9、时序逻辑电路按照其触发器是否有统一的时钟控制分为
时序逻辑电路
和
时序逻辑电路
。（同步、异步）
10、某计数器的状态转换图如图所示，试问该计数器是一个
进制
法计数器
，
它有
个有效状态
，
个无效状态，该电路
自启动。
若用JK触发器组成
，
至少要
个JK触发器。（
7；减法；7；1；能；3
）
11、
将
D触发器的D端与它的端连接，假设Q（t）=0，则经过100个脉冲作用后，
它的状态Q为____
______________。（
0
）
12、
要构成5进制计数器，至少需要 个触发器，其无效状态有
个。（
3；3
）
13、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入
，当输入
三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为
。（
0；
0100
）
14、组合逻辑门电路在功能上的特点是任何时刻的输出状态直接是由
与电路原来的状态
。而时序电路的输出状态不仅与同一时刻的
输入状态有关而
且与电路的原状态有关。触发器实质上就是一种功能最简单的
（
组合电路还是时序电路）。 （
当时的输入信号决定；无关
；时序电路
）
15、
是对脉冲的个数进行计数，具有计数功能的电路。（
计数器
）
16、寄存器的功能是
。例如在计算机中，需要它存储要参加运算的数据。（
记
忆多位二进制数
）
17、
N 位二进制计数器可累计脉冲最大数为
;
构成异步二进制计数器的
触发器为
触发器;
如果由下降沿有效的触发器构成异步二进制加法计数器, 其
内部联接规律为
;
单纯四位扭环形移位寄存器最低位触发器的输入端与最高位的
端相连
。（2
n
; 边沿；
前级的Q端接后级的CP端；
Q
）
18、
某移位寄存器的时钟脉冲频率为<
br>100KHz,
欲将存放在该寄存器中的数左移8位,完成
该操作的时间为
。（
8×10
-5
秒
）
19、
在各种寄存器中，存放N位二进制数码需要
个触发器。（
N
）
三、判断题：
1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。
（
√
）
2、构成一个7进制计数器需要三个触发器。 （
√
）
3、当时序电路存在无效循环时该电路不能自启动。（
√
）
4、构成一个7进制计数器需要三个触发器。 （
√
）
5、当时序电路存在无效循环时该电路不能自启动。（
√
）
6、同步时序电路具有统一的时钟CP控制。（
√
）
7、有8个触发器数目的二进制计数器，它具有256个计数状态。（
√
）
8、.N进制计数器可以实现N分频；（
√
）
9、寄存器是组合逻辑器件。 （
×
）
10、寄存器要存放n位二进制数码时，需要
2
n
个触发器。 （
×
）
&
11、3位二进制计数器可以构成模值为
2
3
1
的计数器。 （
×
）
12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。
（
√
）
13、寄存器是组合逻辑器件。
（
×
）
14、寄存器要存放n位二进制数码时，需要
2
个触发器。 （
×
）
3
15、3位二进制计数器可以构成模值为
21
的计数器。 （
×
）
n
16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （
√
）
四、分析题：
1分析如图所示电路
，画出Y
1
,Y
2
,Y
3
的波形。
Y
1
1
Q
Q
J
J
Y
2
2
& 1
&
CP
1
Q
Q
K
K
&
Y
3
3
&
CP
Y
CP
Y
Y
CP
解:
解题要点，
(1)列驱动方程及状态方程
JQKQQ
n1
Q
(2)列输出方程
CP
n
Y
1
=
Q
n
Y
2
=
Q
n
Y
3
=
Q
n
CP
CP
(3)画输出波形.
2、分析下图所示序列发生电路，要求写出
D
SR
的逻辑函数式，列出状态转换表，写出
Z的输出序列码。(2套中)
3、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明
电路的
逻辑功能，并分析该电路能否自启动。
Q
0
Q
1
Q
2
1J 1J 1J
FF
0
FF
1
FF
2
1K
Q
1K
0
1K
CP
J
0
Q
n
n
1
;K
0
Q
2
解： 答题要点（1）电路驱动方程为：
J
1
Q
n
0
;K
1
Q
n0
J
2
Q
n
1
;K
2
Q
n
1
Q
n1n
2
Q
1
电路状态方程
为：
Q
n1
1
Q
n
0
Q
n
1
Q
nnn
01
Q
n
0
Q
2
Q
0
状态图如下：
000
001 011 111
Q
2
Q
1
Q
0
101
010
100 110
该电路是一个5进制计数器；能自启动。
4、分析电路功能,并说明能否自启动。
J
J Q
Q
J
J Q
Q
J
J
Q
Q
F
F
3
3
F
F
2
2
F
F
1
1
K
K
Q
Q
K
K
Q
Q
K
K
Q
Q
Q
CP
CP
1、
解：
答题要点（1）电路驱动方程为：
（2）电路状态方程为：
J
1
Q
2
K1
Q
2
J
2
Q
3
K
2
Q
3
J
3
Q
2
Q
1
K
3
Q
1
状态图如下：
Q
n1
Q
n
Q
nQ
n
Q
n
Q
n
121212
n1n
Q
2
Q
3
n
1nnnnnnnnn
QQQQQQQQQQ
3213131
213
可作扭环形计数器(模六)，可以自启动。
5、
下表所示为四位二进制计数器
Ｔ215
的功能表
,
试分析下图电路所具有的功能。要求画
出状态转换图。
Cr
1
0
0
0
LD
CP
+
CP
-
A B C D Q
D
Q
C
Q
B
Q
A
×
0
1
1
×
×
↑
1
×
×
1
↑
×
A
×
×
×
B
×
×
×
C
×
×
0 0 0 0
×
D
A B C D
加法计数
×
减法计数
×
&
&
CP
”
1
“1
Q
A
A
Q
Q
B
B
QQ
D
D
Q
Q
C
C
Q
CP+
CP
+
T215
T215
CP_
CCP
-
Cr
r
A
ABCD
BCD
LD
LD
解：
答题要点：这是利用芯片的异步置数端接成的任意进制计数器。
列状态转换图：
Q
3
Q
2
Q
1
Q
0
0110不稳定，所以是模6计数器。
0010
0001
0000
0011
0110
0101
0100
6、分析下图给出的电路，说明这是多少进制的计数器。
1
D
DD
D
EP
0
12
3
C
ET
7
4LS161Ⅰ
LD
CP
Q
0
Q
1
Q
2
Q
3
R
D
1
EP
ET
D
0D
1
D
2
D
3
C
74LS161Ⅱ
LD
1
Y
CP
Q
0
Q
1
Q<
br>2
Q
3
R
D
&
CP
(a)
0
1
CP
1
D
DD
D
EP
0
12
3
C
ET
74LS160Ⅰ
LD
CP
Q0
Q
1
Q
2
Q
3
R
D
1 <
br>EP
ET
D
0
D
1
D
2
D
3
C
1
Y
74LS160Ⅱ
LD
CP
Q0
Q
1
Q
2
Q
3
R
D
(b)
解：
（1）答案要点:(a)图中，74LS161Ⅰ和74LS161Ⅱ均接成
16进制的计数器，两片级联后，利
用反馈置数法，当计数状态为(5A)H时，
LD
有效，计数器被置成(00)H,所以计数状态共有91个，构
成九十一进制计数器。
（2）
答案要点:(b)图中，74LS160Ⅰ接成8进制的计数器，74LS160Ⅱ接成5进制的计数器，两片<
br>级联后，构成四十进制计数器。
7、如图所示时序电路。写出电路的驱动方
程、状态方程，画出电路的状态转换图，说明
电路的逻辑功能，并分析该电路能否自启动。
&
装
D Q
1
D Q
2
D
Q
3
Q
2
Q
3
CP
解：
D
1
=
Q
2
n
•
Q
3
n
（1）这是一个同步时序逻辑电路的分析问题。先写驱动方程
D
2
=
Q
1
n
D
3
=
Q
2
n
Q
1
n
+
1
=
D
1
=
Q
2
n
•
Q
3
n
再写状态方
程
Q
2
n
+
1
=
D
2
=
Q
1
n
Q
3
n
+
1
=
D
3
=
Q
2
n
（2）画状态转换图
010
Q
1
Q
2
Q
3
111
101
000 100 110 011
001
可见：这是一个可以自启动的模五计数器电路。
8、分析下图TTL电路实现何种
逻辑功能,其中X是控制端,对
X=0,X=1
分别分
析,假定触发器的初始状态为<
br>Q
2
=1,Q
1
=1.
并判断能否自启动。
解:
从图可知,X是控制端,CP是时钟脉冲输入端,该时序电路属于计数器.对其功能分析如下:
1) 时钟方程CP1=CP2=CP,是同步工作方式.
J
1
XQ
2
n
,K
1
1
n1nn
QJQK
Q
2) 驱动方程
代入特性方程中得
JK
n
J
2
XQ
1
,K
2
1
n
Q
1
n1
(XQ2
)Q
1
n
状态方程
n1
nn
Q
2
(XQ
1
)Q
2
画状态转换图
X=0时，
X=1时
Q
2
Q
1
Q
2
Q
1
00 01
00 01
11
11
10
10
由状态转换图可知,当
X=0
时,是同步三进制加法计数器; 当
X=1时,是同步三进制减法
计数器.无效状态
Q
2
Q
1
=1
1
在上述情况下只需一个CP就进入有效状态,因而能自启动.总之,
该时序逻辑电路是同步三
进制可逆计数器,并且能自启动。
9、74LS192双时钟同步计数器（十进制），其功能表如表所示。其中CO 是进位输出、
BO是借位输出。现用74LS192组成的计数器如图所示，分析是几进制计数器。
表5 74LS192功能表
RD
LD
CP
U
CP
D
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
1 × × × × × × ×
0 0 0 0
0 0 × × A B C D
A B C D
0 1 ↑ 1 × × × ×
加计数
0 1 1 ↑ × × × × 减计数
0 1 1 1 × × × × 保 持
Q
3
Q
2
Q
1
Q
0
CP
U
CO
74192
BO
CP
CP
D
D
3
D
2
D
1
D
0
RD
LD
1
0
0
0
解: 由74LS192功能表可知，计数器是异步复位（高电平有效）和置数（低电平有效）的，
它有两个
时钟输入，一个执行加法计数，另一个执行减法计数，有效时钟都是负边沿，分别有负脉冲输出
表示
进位
CO
或借位
BO
。所以图示电路实现预置数1000的减法
计数，计数状态进入0000时产生借位信
号（
BO
=0）并异步置数（Q
3
Q
2
Q
1
Q
0
=1000），“0000”为一过
渡状态。
列出状态转换表
状态表
CP
Q
3
Q
2
Q
1
Q
0
0 1 0 0 0
1 0 1 1 1
2
0 1 1 0
3 0 1 0 1
4 0
1 0 0
5 0 0 1 1
6 0 0 1 0
7 0 0 0 1
8 ( 0 0 0 0 )
异步置数
状态表如表所示，是一个八进制计数器。
10、分析下图所示的时序电路
的逻辑功能，写出电路的驱动方程、状态方程和输出方程，
画出电路的状态转换图，并说明该电路是否能
自启动。
解：驱动方程：
D
1
Q
3
；
D
2
Q
1
；
D
3
Q
1
Q
2
输出方程：
YQ
1
Q
3
状态方程：
Q
1
n1n
Q
3
；
Q
2
n1
D Q
CP
FF
1
CP
●
●
D Q
CP
FF
2
D Q
CP
FF
3
&
Y
●
n
n
nn
nn
Q
1
；
Q
3<
br>n1
Q
1
n
Q
2
n
n
状态转换图：
100
1
Q
3
Q
2
Q
0
Y
0
000
010
1
001
101
110
1
111
1
011
逻辑功能：是能够自启动的模5计数器。
11、已知逻辑电路图及
C
0
和
C
1
的波形。
试画出输出
Q<
br>0
，
Q
1
的波形设
Q
0
，
Q
1
的 初始状态
均为“0”）。
Q
0
Q
0
Q
1
Q
1
J
J
C
K
R
D
C
0
C
K
R
D
Q
0
o
C
1
Q
1
C
1
C
0
Q
0
Q
1
解：驱动方程为：
J
0
=K
0
=
1
J
1
=
Q
0
nK
1
=
1
状态方程
为：
Q
0
n
+
1
=
Q
0
n
Q
1
n
+
1
=
Q
0
•
Q
1
nn
同时，当Q
1
=1时，因置零端有效，Q
0
马上变为1
波形如下：
C
1
C
0
Q
0
Q
1
1
2、一个七段显示译码器驱动显示电路如下，若输入波形如图所示，试确定显示器所显
示的数据应如何变
化。
A
0
A
1
A
2
A
3
BCD7-seg
a
a
b
1
英文教材《数字电子技术》习题选编
f
c
g
2
清华大学电机系唐庆玉
d
4
2002
e
年9月16日
e
8
d
f
g
A
0
A
1
A
2
A
3
b
c
A
0
A
1
A
2
A
3
解
Figure 3
A
0
A
1
A
2
A
3
BCD7-seg
a
a
b
1
英文教材《数字电子技术》习题选编
f
c
g
2
清华大学电机系唐庆玉
d
4
2002
e
年9月16日
e
8
d
f
g
b
c
输出数据
0 1 4
无定义
4 4
4 8 0
13、
试分析下图可变模计数器
, CT74161
的使能端为
S<
br>1
、S
2
，
置位端
LD
为低电平有效，复位
端为
R
D
低电平有效。当
D
3
D
2
D1
D
0
1010
时计数器的模值M为多少
。
D
3
D
2
D
1
D
0
A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
Q
0
Q
1
Q
2
Q
3
1
Q
CC
S
1
I(A>B)
CT74161
CT7485
LD
S
2
I(A=B)
1
CP
>
D
0
D
1
D
2
D
3
R
D
I(A
1
A>B
A=B
A
1
1
解：（1）先画出状态转移表进行分析。状态转移表为下表所示。
（2）由表可得模值M=12。
状态转移表
Q
3
Q
2
Q
1
Q
0
1 1
1 1
0 0 0 0
0 0 0 1
0
0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1
1
1 0 0 0
1 0 0 1
1 0
1 0
L
D
1
1
1
1
1
1
1
1
1
1
1
0
五、设计题：
1、请用置位法,
将Ｔ4161接成五进制计数器。
（
本题共10分）
T4161功能表
CP
R
D
LD
× 0 ×
↑ 1 0
× 1 1
× 1 1
↑ 1 1
S
1
S
2
×
×
0
×
1
×
×
0
1
工作状态
清零
预置数
保持(C=0)
计数
1
保持(包括C)
注
：T4161是四位二进制计数器，
，Q
0
,Q
1
,Q
2<
br>,Q
3
为输出端
，D
0
,D
1
,D
2
,D
3
为置数输入端
，其中D
3
为高位
，D<
br>0
为低位
。
解：此题答案不唯一
（1）答案要点：先作出计数器的状态转换图，略
。
（
2）答案要点：确定D
0
,D
1
,D
2
,D
3的输入信号，
LD
和
R
D
端应如何处理，最后画出电路图。
2、
集成中规模4位同步二进制加法计数器74161的逻辑符号和功能表如下所示
。试用
74LS161采用复位法（异步清零）或者置数法（同步置数）实现十二进制计数器。
Q Q
Q
1
Q
23
P
0
74LS161
CO
T
CP
A B C D
L
D
C
r
74161同步加法计数器的功能表
输
入
CP
×
↑
×
×
↑
↑
输 出
Q
0
Q
1
Q
2
Q
3
0 0
0 0
D C B A
保 持
保 持
计 数
0 0 0 0
说
明
C
r
L
D
P T D
C B A
0 × × × × × ×
×
1 0 × × D C B A
1 1 0 × × × × ×
1
1 × 0 × × × ×
1 1
1 1 × × × ×
1 0 × ×
0 0 0 0
异步清零
送 数
同步置0
解一：
异步清零法——解题要点：（1）确定计数状态（5分）
0 1 2 3 4
5
6
12
11
10
9
8 7
由12即1100作译码状态，可写出反馈函数
CrQ
3
Q
2
，如图。（5分）
&
Q Q Q
P
Q
1
0
1
2
3
74LS161
CO T
CP
D C B A
L
D
C
r
CP
1
解二．同步置数法——解题要点：（1）确定计数状态（5分）
5
1 2 3 4 6
0
10
9
11
8 7
由[11]
10
即
1011产生置数信号,其反馈函数
LDQ3Q1Q0
，所置的数0000。如
图。（5分）
&
1
Q Q Q Q
1
2
3
P
0
74LS161
CO T
CP
D C B A
L
r
D
C
1
3、
请用集成计数器芯片
74LS193
构成模10加法计数器
。74LS193逻辑符号如图图中
CP
Q
C
是进位输出端且
Q<
br>C
Q
D
Q
C
Q
B
Q
A
C
P
，
Q
D
是借位输出端
。且
Q
D
Q
D
Q
C
Q
B
Q
A
CP
。
74LS193功能表如表所示。
表 74LS193功能表
解：构成模10加法计数器。此题答案不唯一，仅供参考。
因为计数器模N=10,所以异步预置状态M=15—N=5，故预置数据DCBA=0101， 且加法进位输出端
Q
C
与置数端
L
D
连接。其它输入端
接上相应的信号。
电路连接图如图所示
0 1 0 1
4、
用JK
触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转
换图如图所示。
Y
111
Q
3
Q
2
Q
1
000
0
1
110
1
0
010
0
011
1
101
1
001
100
0
解：解题要点：
由状态转换图可得电路的状态方程
由状态方程得驱动方程
Q
1
n1
Q
3
Q
1<
br>Q
3
Q
1
n1
Q
3
Q
1Q
2
Q
3
J
1
K
1
Q
3
n1
Q
2
Q
1
Q
2
Q
1
Q
2
J
2
K
2
Q
1
J
3
Q
1<
br>Q
2
K
3
1
进位输出
YQ
3
画电路图得：
FF
1
1J
C1
1K
CP
FF
2
1J
C1
1K
FF
3
&
1J
C1
1
1K
5、
同步十进制可逆计数器192的符号如下图,功能表如表所示。试用Rd端构成
6进制加
法计数器。
192功能表
CP
U
↑
↓
1
1
×
×
CP
D
1
1
↑
↓
×
×
R
d
0
0
0
0
0
1
L
d
工作状态
加1计数
不计数
减1计数
不计数
预置
复位
.
.
.
1
1
1
1
0
×
CPu
CPd
Q3Q2Q1Q0
192
DCBA
.
LdRd
解:
由192功能表可知，192即有加法计数，也有减法计数功能。并且有异步清零端和异步预置数端。
异步清零法——解题要点：（1）确定计数状态
0 1 2 3
6
4
5
.
由6即0110作译码状态，可
写出反馈函数Rd=Q
2
Q
1
，画出逻辑图。如图。
CP
.
A
B
&
CPu
CPd
Q3Q2Q1Q0
192
DCBA
.
LdRd
6、
用两片 74LS161
二进制计数器构成 40
进制计数器，画出电路图。74LS161为同步
16进制计数器，它的逻辑图和功能表如下。
.
CR
LD
CT
P
CT
T
CP
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
0 × × × × × × × ×
0 0 0 0
1 0
× ×
d
3
d
2
d
1
d
0
d
3
d
2
d
1
d
0
1 1 1 1
××××
1
1 0
× × × × × ×
1 1
×
0
× × × × ×
计数
保持
Q
3
Q
2
Q
1
Q
0
CO
CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
保持
解：解题要点：根据题目要求确定用两片161级联成16×16的计数器，再用反馈归零法设计。
（1）计数状态（16进制）
00
01
0203
28
画出计数状态得7分
（2）画电路图。级联正确得4分，反馈归零正确得4分
·
·
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
&
C 74161
CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
CO
74161 CP
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
CP
·
输 入
“1”
<
br>“1”
7、
用74LS163设计一个85进制加法计数器，要求采用反馈归零法。（1
5分）
74LS163功能表
输 出
CR
LD
CT
T
CT
P
CP
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
0
× × × ↑ × × × ×
0
1
1
1
1
0
1
1
1
×
1
0
×
×
1
×
0
↑
↑
×
×
000
CO
0
0
d
3
×
×
×
d
2
×
×
×
d
1
×
×
×
d
0
d
3
×
×
×
d
2
d
1
d
0
计数
保持
保持
解：（1）74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经
分析，需要两片
74LS163级联，计数范围是0～84，
反馈状态从高位到低位依次为（0101
0100）
2
=（54）
16
，据此画出计数器的逻辑图如图
8、74LS161是同步4位二进制加法
计数器，其逻辑功能表如下，试用它设计一个10
进制计数器。
74LS161逻辑功能表
CT
P
CT
T
CP
Q
3
Q
2
Q
1
Q
0
CR
0
1
1
1
1
LD
×
0
1
1
1
×
×
0
×
1
×
×
×
0
1
×
×
×
0 0 0
0
D
3
D
2
D
1
D
0
Q
3
Q
2
Q
1
Q
0
Q
3
Q
2
Q
1
Q
0
加法计数
解：（1）．确定计数状态，画状态图
2 3
1
4
0000 0011
0010 0100
0001
5
1010
10
0101
0111
0110
1000
1001
6
9 8
7
（2）．当74LS161从0000开始顺序计数到101
0时，与非门输出“0”，清零信号到来，异步清
零。
画出电路。
Q
3
Q
2
Q
1
Q
0
&
CO
CP
CP
74LS161
CR LD CT
P
CT
T
D
3
D
2
D
1
D
0
“1”
“1”
“1”