郑州事业单位招聘-二本线

第一章练习题
1、 什么是有权码、无权码？格雷码是否是有权码？格雷码有什么特点？BCD代码代表的信息是什
么？
2、 ◤写出四位二进制码与格雷码的变换关系？将二进制数(1011100)
2
转 换成典型的格雷码
为 。
3、 有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD码时，
它相当于十进制数 。
4、
10110

2


___

10


___

16
；
(56)
10
( )
8421BCD
；
(10110011)
2421BCD
(__ __)
10

5、

69

10

__________

8421BCD


___ _______

余3BCD

6、

131.5625

10


______________

2< br>

_______________

8

_______________

16

7、

1 0110110.1001

余3BCD


__________

10


____________________

8421BCD

8、 余3BCD码1100所对应的十进制数是多少？ （ ）
9、 与二进制数100.101011)
2
对应等值的16进制数是：（ ）
16

10、 与十进制数(29.68)
10
对应等值的二进制数是多少(精度要求小数点后取3位)为：
（ ）
11、 将十进制小数0.85937转换成二进制小数，要求截断误差不大于0.02，则这个二进制小数为
12、 2006个1连续进行异或运算的结果是 。
13、 逻辑代数中三个规则的重要名称是： 、 、 。
14、 已知某函数
FBACD ABCD
，该函数的对偶函数F*= 。
15、 求函数F的反演和对偶式
FA.[BBC(CDAD)E]

16、 求函数F
FA[BBC(CDAD)E]
的反演和对偶式
17、 直接写出
FABCBCDABC(BD)
的反函数及对偶函数表 达式（不必化简）。
F



F
*

18、 逻辑函数
FABBCACADD
,直接利用反演规则和对偶规则， 反函数
F
是 ，对偶函数
F
*
是 。
19、 与最小项
ABCDEF
相邻的的最小项有多少个？ 。

第一章练习题
20、 和最小项
ABCDEFGH
相邻的的最小项个数是（ ）个
21、 和最小项
ABCDE
相邻的的最小项个数是 个

AAB___

AAB_______


ABAB___

22、 ◤
吸收性


削因子

AABC______


A

AB

___




AC

AB

______

AAB______



ABACBC_______

AB_____ __

冗余律


德摩根定律




ABACBCD...X_____

AB____ __
23、 逻辑函数表达式F＝A⊕B⊕C = A⊙B⊙C是否正确？
24、 用公式法化简函数
YABCDABCDABCBDBC
，写出最简与或式
25、 将下列逻辑函数用公式法化简为最简与- 或表达式
FBCABCB(ADAD)B(ADAD)

26、 用公式法化简下列逻辑函数
FABABCA(ABB)

27、 用公式法化 简
F
1
(A,B,C,D,E,F)A(AB)(AC)(BD)(AC EF)(BF)(DE
成最
F)
简与-或表达式
28、 用公式法化简下列逻辑函数
fABBCDCDABCCD

29、 用公式法化简下列逻辑函数
F(ABC)(ABC)(ABC)(ABC)

30、 用公式法化简函数
F(AB)(BC)ABAC
，写出最简与或式
31、 将逻辑函数
F(A,B,C,D)ACDBCBDABACBC
用卡诺图法化简为最简或－与表达式
32、 将下列逻辑函数用卡诺图法化简为最简与- 或表达式
F(A,B,C,，，，m，(2，，，，，78d9)


D)，

35
33、 用卡诺图法化简函数
Y

m

3,5,8,9,11,13,14



d

0,15

，写出最简与或式


m
34、 用卡诺图法化简
Z(A,B,C,D)
35、 用卡诺图法化简
Z(A,B,C,D )
(3,5,6,8,10,13)

d
(0,2,11,14)

(3,5,6,8,10,13)

d
(0,2,11,14)

m

第一章练习题
36、 用卡诺图法化简函数，写出最简与或式Y （A，B，C，D）= Σ
(8,9,10,11,14,15)
37、 用卡诺图法化简函数，写出最简或与式Y（A，B，C，D）= Π
M
(0,2,4,6,11,15) .Π
d
(5,9,13)
38、 用卡诺图法化简成最简或-与表达式。
F
2
(A,B,C,D)CD(AB)A BCACD
，约束条件
m
(0,2,4,5,7,13) ＋ Σ
d

m
(3,7,11,12,13,14,15)

0
39、 ◤用卡诺图化简逻辑函数
F(A,B,C,D)=BCDABCDAB DBCD
，约束条件：AD+BC=0
40、 某一逻辑函数的真值表如表1-3所示，（ 1）请写出该逻辑函数的最小项表达式；（2）在1-3
图中画出其输出F的工作波形。

第三章练习题
1、 组合逻辑电路的特点是什么？
2、 基本逻辑关系有哪三种： （ ）
3、 分析如图所示电路，要求：（1）写出F的逻辑表达式；（2）列出真值表； （3）说明电路功能。

4、 74LS138是3线—8线译码器，译码为输出低电平有效，若输入A
2
A< br>1
A
0
=110时，输出
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
应为 。
5、 输入低电平有效的8线-3线优先编码器，在选通输入端有效的情况下若输入端
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
11010100
，则输出端
Y
2
Y
1
Y
0

（ ）
6、 试用一片 集成3线-8线译码器CT74138和必要的门电路设计实现一位全减器，要求列出全减器
的真值表， 并画出电路图。
7、 试用集成8选1数据选择器CT74151实现逻辑函数
FABB CAB
。画出逻辑图。
8、 试用集成3线-8线译码器CT74138和必要的逻辑门实现下列逻辑函数，
F
1
(A,B,C)

m(0,3,7)

F
2
(A,B,C)ABBC

9、 试用集成8选1数据选择 器CT74151实现逻辑函数
FABDABDCDABDBCD
。要求：
采用降维法，选择记图变量B，画出逻辑图。
10、 采用降维法用8选1数据选择器CT74151 和必要的门电路实现逻辑函数
F(A,B,C,D)

m(1,2,3,5,6,8 ,9,12)
。要求：①根据CT74151的功能表写出该数据选择器的表
达式；②选
D
为记图变量且实现电路尽可能简单；③画出逻辑电路图。
11、 采用降维法用8选1数 据选择器CT74151和必要的门电路实现逻辑函数
F(A,B,C,D)

m( 3，4，6，7，912131415)，，，，
。要求：①根据CT74151的功能表（具体见附录 ）写
出该数据选择器的表达式；②选
D
为记图变量且实现电路尽可能简单；③画出逻辑 电路图。
12、 已知函数F（A,B,C）=Σm(0,1,2,5)分别按如下四种方法和要求来 实其逻辑的电路设计：（1）
利用与非门实现，允许反变量输入，写出必要步骤并画出逻辑电路图；（2 ）利用二进制译码器
CT74ls138和适当的逻辑门来实现，写出必要步骤并画出逻辑电路图；（3 ）采用8选1数据选

第三章练习题
择器CT74151来实现，写出必要步骤 并画出逻辑电路图；（4）采用PROM来实现并画出逻辑电
路图。
13、 ◤
（华 科）已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部
功能完好，如何用它实现函数
Y(A,B,C,)=
m
(1,2,4,7)
，写出实现过程，画出逻辑图

14、 ◤
（上交）设计一个多功能组合逻辑电路， 要求实现右表所示逻辑功能，器中M
1
、
M
2
为多功能选择信号，A 、B为输入逻辑变量，F为输出逻辑变量，试用8选1数据
选择器和门电路实现改电路，并规定A
1
A
2
A
0
= M
1
M
2
A。

15、 ◤
（北邮）某工厂有三个 车间，每个车间需1KW的电力，这三个车间由两组发电机
组供电，一台是1KW，另一台是2KW。此 车间不一定同时工作，为了节省能源又保
证电力供应，需要设计一个逻辑电路，根据3个车间的开工情况 ，启动相应发电机供电。画出相应真值表，
并用双4选1数据选择器实现。

第四章练习题
1、 对于基本RS触发器，当
R
D
=0,
S
D
=0时，其Q
n+1
应为什么状态？
2、 主从JK触发器的主要缺陷是什么？
3、 在CP=1期间激励信号发生多次变化时，主从JK触发器 会出现___________________现象，而引
入边沿JK触发器可以解决此问题，试写出 下降沿JK触发器的特征方程
__________________________。
4、 对于JK触发器,如果J和K两个输入端同时为1时，其Q
n+1
应为什么状态？
5、 D触发器的状态方程是什么？ 。
6、 选择适当的逻辑门，将JK触发器转换成D触发器
7、 J-K触发器和其输入端波形如图所示。要求：①若该触发器为边沿触发的J- K触发器，画出其
工作波形
Q
1
②若该触发器为主从J- K触发器，画出触发器的
Q
主
（3分）和输出波形
Q
2

CP

S
D

R
D

S
D

1J

CP

C1

Q

J

K

Q

1K

Q
1

Q
主


Q
2

8、 设触发器的初始状态为0，画出如图二所示触发器Q端的波形图

Q
2
和
Z
的工作波形，9、 试画出如图所示边沿触发器在时钟作用下输出端
Q
1
、假设初始状态均为0。

第四章练习题
1D
CP
C1
Q
Q
=1
1D
1
C1
Q
Q
Q
2
Z
Q< br>1

CP
Q
1
Q
2
Z

10、 试画下图左边所示边沿触发器构成的电路在右面波形作用下输出端Q
1
、Q< br>2
的工作波形。（设初
始状态Q
1
Q
2
=0）

11、 试画出下图(a)所示边沿触发器构成的电路在输入(b)作用下输出端Q< br>1
和Q
2
的工作波形，设初
始状态均为0。

12、 下图所示电路中触发器均为边沿触发器，其输入端波形如图所示。假设各触发器的初始状态均< br>为0，试画出触发器的输出
Q
1
和
Q
2
的输出波形。

第四章练习题
D
A
1D
1
C1
Q
1
1J
2
C1
1K
Q
2
Q
1
R
D
Q
2
B

R
D
A
B
D
Q
1
Q
2

13、 由维持-阻塞D触发器，边沿JK触发器组成的电路及CP波形如下图所示，试画出D触发器输
出端Q
1
和JK触发器输出端Q
2
的波形。设触发器初态均为0。


14、

第五章练习题
1、 时序逻辑电路有什么特点？
2、 在下列逻辑电路中，不是组合逻辑电路的有( )
A. 译码器 B. 编码器 C. 全加器 D. 寄存器
3、 移位寄存器是 逻辑电路，译码器是 逻辑电路。
4、 莫尔型时序逻辑电路是否具有外部输入？（ ）
5、 4个触发器构成的扭环计数器的模值是多少？
6、 一般n位移存器，可以实现模值为 的扭环计数和模值为 的环形计数。
7、 构成一个15进制同步计数器至少需要 个触发器。
8、 用16个触发器构成同步计数器，这个计数器的最大计数模值是( )
9、 N个触发器可以构成最大计数长度为( )的计数器。
10、 时钟频率为250kHz的10进制同步计数器，它的进位输出脉冲频率是( )
11、 十进制计数器CT74160的进位输出端CO的表达式是什么？ 。
12、 计数器计数的对象是什么？ 。
13、 n片二－十进制计数器CT74160级联可构成的最大模值是 。
14、 数字石英钟都采用石英晶体振荡器作为时钟源，其输出频率通常是32.768KHz，它经过15级2
分频后，便可得到频率为 的计时脉冲。
15、 分析如图所示 时序电路的逻辑功能。要求：①写出电路的驱动方程和状态转移方程；②列出状
态转移表并画状态转移图 ；③说明电路实现的逻辑功能。

16、 试用集成4位二进制同步加法计数芯片CT 74161设计模11计数器电路。要求采用复位（清零）
端，简要说明设计思路，画出逻辑图。
17、 分析下列电路是几进制的计数器，判断电路是否具有自启动性。

第五章练习题
18、 试用两片集成4位二进制同步加法计数芯片CT741 60设计模23计数器电路。要求简要说明设
计思路，画出逻辑图
19、 试采用异步清零和 8421BCD码计数方式，用两片集成4位二进制计数器CT7490设计一个24
进制计数器，要求 画出具体的逻辑电路图，并简要说明设计思路。
20、 用CT74160设计一个模6计数器，并简 要说明设计思路，在图六中完善电路图。要求采用清零
（复位）的方法实现。
21、 分析集 成中规模异步十进制计数器CT7490所构成计数器电路。要求列出状态转移真值表，说
明电路的模值 。
CP
CP
2
CP
1
S
91
S
92
R
01
R
02
CT7490< br>Q
3
Q
2
Q
1
Q
0
&


22、 如图所示是由集成二-五- 十进制异步计数器CT7490构成的计数器电路，试列出计数器的状态
转移表，说明其计数模值。

23、 分析同步计数器CT74160构成的电路，列出真值表，标明其模值

第五章练习题

路。要求采用如下所示电路连接方式，简要说明设计思路，画出电路图。
24、 试用中规模集成十进制计数器CT74160，设计一个35进制计数器电路，可以附加必要的门电

25、 分析如图所示由集成4位二进制计数器CT74161构成的计数器电路，要求：①列出状态转 移表；
②说明它是几进制计数器。

值。

26、 分析图示用集成同步4位二进制计数器CT74161构成的电路，列出状态转移表，说明其计数模

27、 用同步四位二进制计数器CT74161构成初始状态为0100的12进制计数器。画出状态 转移图并
在本题中提供的CT74161的引脚图上完成连线图，可添加必要的门电路。

第五章练习题

28、 用集成四位二进制同步计数器CT7416 1和必要的门电路，按给定的状态转移表设计一个8进制
计数器。
29、 分析图示由4位二 进制计数器CT74163构成的计数器电路，列出状态转移表，说明它是几进制
计数器。



30、 用两片集成2-5-10进制异步计数器CT7490设计一个模 50异步计数器，要求该计数器按
8421BCD码规律计数，从(00)
10
~ ( 49)
10
完成一个计数循环。画出电路图，并在该计数器的进位
输出端表明“÷50 ”。

31、 采用集成4位二进制同步计数器CT74160和必要的门电路设计一个7进 制计数器。要求：①只
能用置入控制端（
LD
）置位法实现；②该计数器的有效状态中 必须包含0000状态；③列出
状态转移表；④画出逻辑电路图。
32、 试用中规模集成十 进制计数器CT74160，设计一个24进制计数器，可以附加必要的门电路。
要求采用如下所示电路 连接方式，简要说明设计思路，画出电路图。

第五章练习题
33、 某一时序逻辑电路的原始状态转移表如下表所示，请采用隐含表法进行化简，求出简化状态转
移表。

34、 已知原始状态表，要求：①利用隐含表对其进行化简；②寻找最大等价类；③列出它的简化状
态表。

35、 用隐含表对以下原始状态表化简，列出简化状态表。

第五章练习题
36、 分析如图四所示电路图，要求：(1)列出该电路的状 态转移表；(2)说明该电路的功能；(3)该
电路中基本RS触发器的作用是什么？

37、 分析如图所示电路的逻辑功能,并说明其是否具有自启动性。

38、 由中规模集成同步计数器CT74161和8选1数据选择器CT74151构成的序列信号发 生器如图所
示。要求：（1）列出CT74161状态转移表，并说明计数模值；（2）写出
F
的输出序列信号。
D
0
ST
D
1
D
2< br>D
3
D
4
D
5
D
6
D
7< br>Y
F
CT74151
A
2
A
1
A
0
CT
T
Q
3
1
CP
CT
P
CR< br>CP
D
3
0
Q
2
Q
1
Q
0
CO
1
CT74161
LD
D
2
1
D1
1
D
0
0

39、 分析图示计数器电路 。写出状态方程，输出方程，列出状态转移表(或状态转移图)，说明该电
路的计数模值,并检验其自启 动性。

第五章练习题

40、 采用J- K触发器组成电路，得到如图所示的输出波形: (a) 试问需要几个触发器？(b)设计该
电路； (要求步骤完整) (c) 检验该电路能否自启动。

41、

第六章练习题
1、 半导体存储器按照存取方式分可分为_________ ______________________、
_______________________ _和________________________等三大类
2、 RAM掉电后，数据会 。
3、 在固定ROM、PROM、EPROM及RAM中，只能读出不能写入的是 ，只可写入一次的
是 ，可以改写多次的是 ，可以随机读写的是 。
4、 顺序存取存储器SAM读写数据的方式可分为 型和 型两种
5、 一个有10条地址线的ROM，其寻址数是多少? 。
6、 一个半导体存储器的地址译码器有13条地址输入线，则这个存储器可以存储的字是（ ）个
7、 一个12位地址码、8位输出的ROM，其存储容量为 。
8、 有一RAM集成芯片，有8个地址码输入端，可同时存取16位数据，其存储容量是多少？
（ ）
9、 有一RAM集成芯片，有16个地址码输入端，可同时存取8位数据，其存储容量是多少？
10、 欲构成4K×16位的RAM，需要 根数据线和 根地址线；若扩展为64K×32位的
RAM，需要 片4K×16位的RAM。
11、 欲构成4K×16位的RAM，需要 片2K×8位的RAM，并且需要有 根数据线和
根地址线。
12、 若扩展为64K×32位的RAM，需要（ ）片4K×16位的RAM
13、 欲构成4K×16位的RAM，需要 片4K×8位的RAM芯片，并需有 根地址线。
14、 用ROM实现组合逻辑函数时，其阵列图中包含的阵列有哪些？
15、 分析PROM阵列，要求写出 G
0
、G
1
、G
2
、G
3
表达式，列出真 值表，总结功能。

第六章练习题
16、 分析如图所示 ROM逻辑阵列图，要求：（1）写出f
1
和f
2
的最小项表达式；（2）列 出真值表；（3）
说明其逻辑功能。



F
1
ABDBCD
17、 用ROM设计一个组合逻辑电路，用来产生逻辑函数

，并完成其阵列图


F
2
BDBD



F
1
ABDBCD
18、 采用ROM设计一个组合逻辑电路，用来产生逻辑函数

，并完成其阵列图。


F
2
BDBD

第六章练习题

19、

第七章练习题
1、 晶体振荡器最突出的特点是什么？（ ）
2、 多谐振荡器有几个稳定状态？
3、 多谐振荡器的作用是什么？
4、 有一晶体振荡器所采用石英晶体的固有振荡频率是2.048MHZ，则该晶体振荡器所产生脉冲信号
频 率是多少？
5、 常用的三种脉冲单元电路分别是___________________、___ ________________和
___________________。
6、 正常工作时，施密特触发器的工作状态共有 个稳态 个暂态，施密特触发器的用途有哪
些？
7、 说出以下三个由555定时器构成的脉冲单元电路的名称,并写出每个电路的重要参数。

图(1)名称: 图(2)名称: 图(3)名称:
Tw1= V
ref1
= Tw=
Tw2= V
ref2
=
T=
占空比q=

8、 有脉冲单元电路如下图所示，回答该脉冲单元电路的名称，充电回路和放电回路以及计算占空
比q

9、 由555定时器构成的脉冲单元电路如图九所示，已知R
1
=5KΩ,R
2
=10KΩ 请回答下列问题：（1）说出

第七章练习题
电路名称；（2）计算输出脉冲信号的频率；（3）说出其电容的充电回路和放电回路。

10、 由555定时器构成的脉冲单元电路如图七所示，请回答下列问题：（1）说出电路名称；（2 ）计算
主要的参数；（3）说出其实质性作用；（4）说出其主要用途。

11、 试说明如图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，说明电容Ｃ
的作用，并画出其输出波形。

12、 试用555定时器设计 一个多谐振荡器，要求输出脉冲的振荡频率为20kHz，占空比为80％。假
设其中一个电阻阻值为1 kΩ，试求其它参数并画出电路图。
13、

第二章练习题
1、 晶体三极管作开关用时，在大信号作用下，稳态时工作在 区和 区，过
渡状态工作在 区。
2、 在脉冲与数字电路中，在大幅度脉 冲信号作用下，晶体管交替工作于____________区和
____________区，作为开 关元件来使用。
3、 CMOS反相器的输出高电平是 ，输出低电平是 。
4、 要实现
YAB
的逻辑，下图中的多余输入端应该怎么连接？

5、 CMOS门电路的突出特点是什么？ 。
6、 三态门的三种状态分别是_________、_________和_________， 其最重要的应用是____________，
请画出低电平有效的三态门的逻辑符号________ ___。
7、 三态门有哪三种状态？ （ ）
8、 能实现“线与”的逻辑门电路是： （ ）
9、 常用于总线结构的逻辑门电路是 。
10、

第一章练习题
1、 什么是有权码、无权码？格雷码是否是有权码？格雷码有什么特点？BCD代码代表的信息是什
么？
2、 ◤写出四位二进制码与格雷码的变换关系？将二进制数(1011100)
2
转 换成典型的格雷码
为 。
3、 有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD码时，
它相当于十进制数 。
4、
10110

2


___

10


___

16
；
(56)
10
( )
8421BCD
；
(10110011)
2421BCD
(__ __)
10

5、

69

10

__________

8421BCD


___ _______

余3BCD

6、

131.5625

10


______________

2< br>

_______________

8

_______________

16

7、

1 0110110.1001

余3BCD


__________

10


____________________

8421BCD

8、 余3BCD码1100所对应的十进制数是多少？ （ ）
9、 与二进制数100.101011)
2
对应等值的16进制数是：（ ）
16

10、 与十进制数(29.68)
10
对应等值的二进制数是多少(精度要求小数点后取3位)为：
（ ）
11、 将十进制小数0.85937转换成二进制小数，要求截断误差不大于0.02，则这个二进制小数为
12、 2006个1连续进行异或运算的结果是 。
13、 逻辑代数中三个规则的重要名称是： 、 、 。
14、 已知某函数
FBACD ABCD
，该函数的对偶函数F*= 。
15、 求函数F的反演和对偶式
FA.[BBC(CDAD)E]

16、 求函数F
FA[BBC(CDAD)E]
的反演和对偶式
17、 直接写出
FABCBCDABC(BD)
的反函数及对偶函数表 达式（不必化简）。
F



F
*

18、 逻辑函数
FABBCACADD
,直接利用反演规则和对偶规则， 反函数
F
是 ，对偶函数
F
*
是 。
19、 与最小项
ABCDEF
相邻的的最小项有多少个？ 。

第一章练习题
20、 和最小项
ABCDEFGH
相邻的的最小项个数是（ ）个
21、 和最小项
ABCDE
相邻的的最小项个数是 个

AAB___

AAB_______


ABAB___

22、 ◤
吸收性


削因子

AABC______


A

AB

___




AC

AB

______

AAB______



ABACBC_______

AB_____ __

冗余律


德摩根定律




ABACBCD...X_____

AB____ __
23、 逻辑函数表达式F＝A⊕B⊕C = A⊙B⊙C是否正确？
24、 用公式法化简函数
YABCDABCDABCBDBC
，写出最简与或式
25、 将下列逻辑函数用公式法化简为最简与- 或表达式
FBCABCB(ADAD)B(ADAD)

26、 用公式法化简下列逻辑函数
FABABCA(ABB)

27、 用公式法化 简
F
1
(A,B,C,D,E,F)A(AB)(AC)(BD)(AC EF)(BF)(DE
成最
F)
简与-或表达式
28、 用公式法化简下列逻辑函数
fABBCDCDABCCD

29、 用公式法化简下列逻辑函数
F(ABC)(ABC)(ABC)(ABC)

30、 用公式法化简函数
F(AB)(BC)ABAC
，写出最简与或式
31、 将逻辑函数
F(A,B,C,D)ACDBCBDABACBC
用卡诺图法化简为最简或－与表达式
32、 将下列逻辑函数用卡诺图法化简为最简与- 或表达式
F(A,B,C,，，，m，(2，，，，，78d9)


D)，

35
33、 用卡诺图法化简函数
Y

m

3,5,8,9,11,13,14



d

0,15

，写出最简与或式


m
34、 用卡诺图法化简
Z(A,B,C,D)
35、 用卡诺图法化简
Z(A,B,C,D )
(3,5,6,8,10,13)

d
(0,2,11,14)

(3,5,6,8,10,13)

d
(0,2,11,14)

m

第一章练习题
36、 用卡诺图法化简函数，写出最简与或式Y （A，B，C，D）= Σ
(8,9,10,11,14,15)
37、 用卡诺图法化简函数，写出最简或与式Y（A，B，C，D）= Π
M
(0,2,4,6,11,15) .Π
d
(5,9,13)
38、 用卡诺图法化简成最简或-与表达式。
F
2
(A,B,C,D)CD(AB)A BCACD
，约束条件
m
(0,2,4,5,7,13) ＋ Σ
d

m
(3,7,11,12,13,14,15)

0
39、 ◤用卡诺图化简逻辑函数
F(A,B,C,D)=BCDABCDAB DBCD
，约束条件：AD+BC=0
40、 某一逻辑函数的真值表如表1-3所示，（ 1）请写出该逻辑函数的最小项表达式；（2）在1-3
图中画出其输出F的工作波形。

第三章练习题
1、 组合逻辑电路的特点是什么？
2、 基本逻辑关系有哪三种： （ ）
3、 分析如图所示电路，要求：（1）写出F的逻辑表达式；（2）列出真值表； （3）说明电路功能。

4、 74LS138是3线—8线译码器，译码为输出低电平有效，若输入A
2
A< br>1
A
0
=110时，输出
Y
7
Y
6
Y
5
Y
4
Y
3
Y
2
Y
1
Y
0
应为 。
5、 输入低电平有效的8线-3线优先编码器，在选通输入端有效的情况下若输入端
I
7
I
6
I
5
I
4
I
3
I
2
I
1
I
0
11010100
，则输出端
Y
2
Y
1
Y
0

（ ）
6、 试用一片 集成3线-8线译码器CT74138和必要的门电路设计实现一位全减器，要求列出全减器
的真值表， 并画出电路图。
7、 试用集成8选1数据选择器CT74151实现逻辑函数
FABB CAB
。画出逻辑图。
8、 试用集成3线-8线译码器CT74138和必要的逻辑门实现下列逻辑函数，
F
1
(A,B,C)

m(0,3,7)

F
2
(A,B,C)ABBC

9、 试用集成8选1数据选择 器CT74151实现逻辑函数
FABDABDCDABDBCD
。要求：
采用降维法，选择记图变量B，画出逻辑图。
10、 采用降维法用8选1数据选择器CT74151 和必要的门电路实现逻辑函数
F(A,B,C,D)

m(1,2,3,5,6,8 ,9,12)
。要求：①根据CT74151的功能表写出该数据选择器的表
达式；②选
D
为记图变量且实现电路尽可能简单；③画出逻辑电路图。
11、 采用降维法用8选1数 据选择器CT74151和必要的门电路实现逻辑函数
F(A,B,C,D)

m( 3，4，6，7，912131415)，，，，
。要求：①根据CT74151的功能表（具体见附录 ）写
出该数据选择器的表达式；②选
D
为记图变量且实现电路尽可能简单；③画出逻辑 电路图。
12、 已知函数F（A,B,C）=Σm(0,1,2,5)分别按如下四种方法和要求来 实其逻辑的电路设计：（1）
利用与非门实现，允许反变量输入，写出必要步骤并画出逻辑电路图；（2 ）利用二进制译码器
CT74ls138和适当的逻辑门来实现，写出必要步骤并画出逻辑电路图；（3 ）采用8选1数据选

第三章练习题
择器CT74151来实现，写出必要步骤 并画出逻辑电路图；（4）采用PROM来实现并画出逻辑电
路图。
13、 ◤
（华 科）已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部
功能完好，如何用它实现函数
Y(A,B,C,)=
m
(1,2,4,7)
，写出实现过程，画出逻辑图

14、 ◤
（上交）设计一个多功能组合逻辑电路， 要求实现右表所示逻辑功能，器中M
1
、
M
2
为多功能选择信号，A 、B为输入逻辑变量，F为输出逻辑变量，试用8选1数据
选择器和门电路实现改电路，并规定A
1
A
2
A
0
= M
1
M
2
A。

15、 ◤
（北邮）某工厂有三个 车间，每个车间需1KW的电力，这三个车间由两组发电机
组供电，一台是1KW，另一台是2KW。此 车间不一定同时工作，为了节省能源又保
证电力供应，需要设计一个逻辑电路，根据3个车间的开工情况 ，启动相应发电机供电。画出相应真值表，
并用双4选1数据选择器实现。

第四章练习题
1、 对于基本RS触发器，当
R
D
=0,
S
D
=0时，其Q
n+1
应为什么状态？
2、 主从JK触发器的主要缺陷是什么？
3、 在CP=1期间激励信号发生多次变化时，主从JK触发器 会出现___________________现象，而引
入边沿JK触发器可以解决此问题，试写出 下降沿JK触发器的特征方程
__________________________。
4、 对于JK触发器,如果J和K两个输入端同时为1时，其Q
n+1
应为什么状态？
5、 D触发器的状态方程是什么？ 。
6、 选择适当的逻辑门，将JK触发器转换成D触发器
7、 J-K触发器和其输入端波形如图所示。要求：①若该触发器为边沿触发的J- K触发器，画出其
工作波形
Q
1
②若该触发器为主从J- K触发器，画出触发器的
Q
主
（3分）和输出波形
Q
2

CP

S
D

R
D

S
D

1J

CP

C1

Q

J

K

Q

1K

Q
1

Q
主


Q
2

8、 设触发器的初始状态为0，画出如图二所示触发器Q端的波形图

Q
2
和
Z
的工作波形，9、 试画出如图所示边沿触发器在时钟作用下输出端
Q
1
、假设初始状态均为0。

第四章练习题
1D
CP
C1
Q
Q
=1
1D
1
C1
Q
Q
Q
2
Z
Q< br>1

CP
Q
1
Q
2
Z

10、 试画下图左边所示边沿触发器构成的电路在右面波形作用下输出端Q
1
、Q< br>2
的工作波形。（设初
始状态Q
1
Q
2
=0）

11、 试画出下图(a)所示边沿触发器构成的电路在输入(b)作用下输出端Q< br>1
和Q
2
的工作波形，设初
始状态均为0。

12、 下图所示电路中触发器均为边沿触发器，其输入端波形如图所示。假设各触发器的初始状态均< br>为0，试画出触发器的输出
Q
1
和
Q
2
的输出波形。

第四章练习题
D
A
1D
1
C1
Q
1
1J
2
C1
1K
Q
2
Q
1
R
D
Q
2
B

R
D
A
B
D
Q
1
Q
2

13、 由维持-阻塞D触发器，边沿JK触发器组成的电路及CP波形如下图所示，试画出D触发器输
出端Q
1
和JK触发器输出端Q
2
的波形。设触发器初态均为0。


14、

第五章练习题
1、 时序逻辑电路有什么特点？
2、 在下列逻辑电路中，不是组合逻辑电路的有( )
A. 译码器 B. 编码器 C. 全加器 D. 寄存器
3、 移位寄存器是 逻辑电路，译码器是 逻辑电路。
4、 莫尔型时序逻辑电路是否具有外部输入？（ ）
5、 4个触发器构成的扭环计数器的模值是多少？
6、 一般n位移存器，可以实现模值为 的扭环计数和模值为 的环形计数。
7、 构成一个15进制同步计数器至少需要 个触发器。
8、 用16个触发器构成同步计数器，这个计数器的最大计数模值是( )
9、 N个触发器可以构成最大计数长度为( )的计数器。
10、 时钟频率为250kHz的10进制同步计数器，它的进位输出脉冲频率是( )
11、 十进制计数器CT74160的进位输出端CO的表达式是什么？ 。
12、 计数器计数的对象是什么？ 。
13、 n片二－十进制计数器CT74160级联可构成的最大模值是 。
14、 数字石英钟都采用石英晶体振荡器作为时钟源，其输出频率通常是32.768KHz，它经过15级2
分频后，便可得到频率为 的计时脉冲。
15、 分析如图所示 时序电路的逻辑功能。要求：①写出电路的驱动方程和状态转移方程；②列出状
态转移表并画状态转移图 ；③说明电路实现的逻辑功能。

16、 试用集成4位二进制同步加法计数芯片CT 74161设计模11计数器电路。要求采用复位（清零）
端，简要说明设计思路，画出逻辑图。
17、 分析下列电路是几进制的计数器，判断电路是否具有自启动性。

第五章练习题
18、 试用两片集成4位二进制同步加法计数芯片CT741 60设计模23计数器电路。要求简要说明设
计思路，画出逻辑图
19、 试采用异步清零和 8421BCD码计数方式，用两片集成4位二进制计数器CT7490设计一个24
进制计数器，要求 画出具体的逻辑电路图，并简要说明设计思路。
20、 用CT74160设计一个模6计数器，并简 要说明设计思路，在图六中完善电路图。要求采用清零
（复位）的方法实现。
21、 分析集 成中规模异步十进制计数器CT7490所构成计数器电路。要求列出状态转移真值表，说
明电路的模值 。
CP
CP
2
CP
1
S
91
S
92
R
01
R
02
CT7490< br>Q
3
Q
2
Q
1
Q
0
&


22、 如图所示是由集成二-五- 十进制异步计数器CT7490构成的计数器电路，试列出计数器的状态
转移表，说明其计数模值。

23、 分析同步计数器CT74160构成的电路，列出真值表，标明其模值

第五章练习题

路。要求采用如下所示电路连接方式，简要说明设计思路，画出电路图。
24、 试用中规模集成十进制计数器CT74160，设计一个35进制计数器电路，可以附加必要的门电

25、 分析如图所示由集成4位二进制计数器CT74161构成的计数器电路，要求：①列出状态转 移表；
②说明它是几进制计数器。

值。

26、 分析图示用集成同步4位二进制计数器CT74161构成的电路，列出状态转移表，说明其计数模

27、 用同步四位二进制计数器CT74161构成初始状态为0100的12进制计数器。画出状态 转移图并
在本题中提供的CT74161的引脚图上完成连线图，可添加必要的门电路。

第五章练习题

28、 用集成四位二进制同步计数器CT7416 1和必要的门电路，按给定的状态转移表设计一个8进制
计数器。
29、 分析图示由4位二 进制计数器CT74163构成的计数器电路，列出状态转移表，说明它是几进制
计数器。



30、 用两片集成2-5-10进制异步计数器CT7490设计一个模 50异步计数器，要求该计数器按
8421BCD码规律计数，从(00)
10
~ ( 49)
10
完成一个计数循环。画出电路图，并在该计数器的进位
输出端表明“÷50 ”。

31、 采用集成4位二进制同步计数器CT74160和必要的门电路设计一个7进 制计数器。要求：①只
能用置入控制端（
LD
）置位法实现；②该计数器的有效状态中 必须包含0000状态；③列出
状态转移表；④画出逻辑电路图。
32、 试用中规模集成十 进制计数器CT74160，设计一个24进制计数器，可以附加必要的门电路。
要求采用如下所示电路 连接方式，简要说明设计思路，画出电路图。

第五章练习题
33、 某一时序逻辑电路的原始状态转移表如下表所示，请采用隐含表法进行化简，求出简化状态转
移表。

34、 已知原始状态表，要求：①利用隐含表对其进行化简；②寻找最大等价类；③列出它的简化状
态表。

35、 用隐含表对以下原始状态表化简，列出简化状态表。

第五章练习题
36、 分析如图四所示电路图，要求：(1)列出该电路的状 态转移表；(2)说明该电路的功能；(3)该
电路中基本RS触发器的作用是什么？

37、 分析如图所示电路的逻辑功能,并说明其是否具有自启动性。

38、 由中规模集成同步计数器CT74161和8选1数据选择器CT74151构成的序列信号发 生器如图所
示。要求：（1）列出CT74161状态转移表，并说明计数模值；（2）写出
F
的输出序列信号。
D
0
ST
D
1
D
2< br>D
3
D
4
D
5
D
6
D
7< br>Y
F
CT74151
A
2
A
1
A
0
CT
T
Q
3
1
CP
CT
P
CR< br>CP
D
3
0
Q
2
Q
1
Q
0
CO
1
CT74161
LD
D
2
1
D1
1
D
0
0

39、 分析图示计数器电路 。写出状态方程，输出方程，列出状态转移表(或状态转移图)，说明该电
路的计数模值,并检验其自启 动性。

第五章练习题

40、 采用J- K触发器组成电路，得到如图所示的输出波形: (a) 试问需要几个触发器？(b)设计该
电路； (要求步骤完整) (c) 检验该电路能否自启动。

41、

第六章练习题
1、 半导体存储器按照存取方式分可分为_________ ______________________、
_______________________ _和________________________等三大类
2、 RAM掉电后，数据会 。
3、 在固定ROM、PROM、EPROM及RAM中，只能读出不能写入的是 ，只可写入一次的
是 ，可以改写多次的是 ，可以随机读写的是 。
4、 顺序存取存储器SAM读写数据的方式可分为 型和 型两种
5、 一个有10条地址线的ROM，其寻址数是多少? 。
6、 一个半导体存储器的地址译码器有13条地址输入线，则这个存储器可以存储的字是（ ）个
7、 一个12位地址码、8位输出的ROM，其存储容量为 。
8、 有一RAM集成芯片，有8个地址码输入端，可同时存取16位数据，其存储容量是多少？
（ ）
9、 有一RAM集成芯片，有16个地址码输入端，可同时存取8位数据，其存储容量是多少？
10、 欲构成4K×16位的RAM，需要 根数据线和 根地址线；若扩展为64K×32位的
RAM，需要 片4K×16位的RAM。
11、 欲构成4K×16位的RAM，需要 片2K×8位的RAM，并且需要有 根数据线和
根地址线。
12、 若扩展为64K×32位的RAM，需要（ ）片4K×16位的RAM
13、 欲构成4K×16位的RAM，需要 片4K×8位的RAM芯片，并需有 根地址线。
14、 用ROM实现组合逻辑函数时，其阵列图中包含的阵列有哪些？
15、 分析PROM阵列，要求写出 G
0
、G
1
、G
2
、G
3
表达式，列出真 值表，总结功能。

第六章练习题
16、 分析如图所示 ROM逻辑阵列图，要求：（1）写出f
1
和f
2
的最小项表达式；（2）列 出真值表；（3）
说明其逻辑功能。



F
1
ABDBCD
17、 用ROM设计一个组合逻辑电路，用来产生逻辑函数

，并完成其阵列图


F
2
BDBD



F
1
ABDBCD
18、 采用ROM设计一个组合逻辑电路，用来产生逻辑函数

，并完成其阵列图。


F
2
BDBD

第六章练习题

19、

第七章练习题
1、 晶体振荡器最突出的特点是什么？（ ）
2、 多谐振荡器有几个稳定状态？
3、 多谐振荡器的作用是什么？
4、 有一晶体振荡器所采用石英晶体的固有振荡频率是2.048MHZ，则该晶体振荡器所产生脉冲信号
频 率是多少？
5、 常用的三种脉冲单元电路分别是___________________、___ ________________和
___________________。
6、 正常工作时，施密特触发器的工作状态共有 个稳态 个暂态，施密特触发器的用途有哪
些？
7、 说出以下三个由555定时器构成的脉冲单元电路的名称,并写出每个电路的重要参数。

图(1)名称: 图(2)名称: 图(3)名称:
Tw1= V
ref1
= Tw=
Tw2= V
ref2
=
T=
占空比q=

8、 有脉冲单元电路如下图所示，回答该脉冲单元电路的名称，充电回路和放电回路以及计算占空
比q

9、 由555定时器构成的脉冲单元电路如图九所示，已知R
1
=5KΩ,R
2
=10KΩ 请回答下列问题：（1）说出

第七章练习题
电路名称；（2）计算输出脉冲信号的频率；（3）说出其电容的充电回路和放电回路。

10、 由555定时器构成的脉冲单元电路如图七所示，请回答下列问题：（1）说出电路名称；（2 ）计算
主要的参数；（3）说出其实质性作用；（4）说出其主要用途。

11、 试说明如图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，说明电容Ｃ
的作用，并画出其输出波形。

12、 试用555定时器设计 一个多谐振荡器，要求输出脉冲的振荡频率为20kHz，占空比为80％。假
设其中一个电阻阻值为1 kΩ，试求其它参数并画出电路图。
13、

第二章练习题
1、 晶体三极管作开关用时，在大信号作用下，稳态时工作在 区和 区，过
渡状态工作在 区。
2、 在脉冲与数字电路中，在大幅度脉 冲信号作用下，晶体管交替工作于____________区和
____________区，作为开 关元件来使用。
3、 CMOS反相器的输出高电平是 ，输出低电平是 。
4、 要实现
YAB
的逻辑，下图中的多余输入端应该怎么连接？

5、 CMOS门电路的突出特点是什么？ 。
6、 三态门的三种状态分别是_________、_________和_________， 其最重要的应用是____________，
请画出低电平有效的三态门的逻辑符号________ ___。
7、 三态门有哪三种状态？ （ ）
8、 能实现“线与”的逻辑门电路是： （ ）
9、 常用于总线结构的逻辑门电路是 。
10、