MC9S12NE64
山东省招生网-政审材料怎么写
一、概述
MC9S12NE64是OB500以太环网交换机的CPU部分。
MC9S12NE64芯片是一种11280脚的成本有效、低端连通性应用的MCU
（单
片机）系列。MC9S12NE64芯片有标准外围设备组成，包括一个16位的中央
处理单元（HCS
12 CPU），64K字节的FLASH
EEPROM，8K字节的RAM，综合
有10100Mbps 以太网物理层驱动模块（EPHY）的
以太网媒体接入管理器
（EMAC），2个异步的连续的通信界面模块（SCI），1个连续的外围界面
（SPI），
1个内部的IC总线（IIC），1个有4个通道16位的时间模块（TIM），1个8通
道10
位的模数转换器（ATD），上至有效的21个管脚作为键区的输入（KWU），并
且有
2个额外的外部异步中断。一个PLL电路，用于电源消耗和执行调整操作。
进一步说，一个集成芯片
的能带系基于电压校准器（VREG_PHY)产生内
部的数字供应2.5V的电压(VDD)，从3.
15V到3.45V的外部供应范围。
MC9S12NE64芯片有完整的16位数据通道贯穿。112
个引脚的芯片总共有70个
IO引脚和10个只用于输入的引脚。80个引脚的芯片总共有38个IO引
脚和10
个只用于输入的引脚。
二、功能介绍
带有调试模块的HCS12CPU
2 X
SCI
64KFlash
SPII
2
C
8KRAM
内部
总
线
从3.3V到
2.5V的稳压
器
18键唤醒及<
br>IRQ端口
ADC10位，8
通道
EPHY
EMAC
定时器16位，
4通道
各模块的特征：
1、高性能16位HCS12COU内核
*
3.3V下运行频率可达25MHz。最短指令周期40ns
2、片上调试接口
* 单线背景调试模式
*
9种灵活的触发模式和多个硬件断点的片内跟踪缓冲
* 无干扰仿真
3、集成的第三代闪存
* 在线重编程功能
* 自定时的快速编程
$$ 快速的闪存页擦除-20us（512字节)
$$
在单次模式下，可在20us内进行16位编程
* 内部产生编程擦除电压
*
闪存单位-512字节擦除2字节编程
* 灵活的块保护和安全性
4、SPI
* 主要部分是状态控制和数据寄存器，开关逻辑，波特速率生成
器，主人奴隶
控制逻辑和端口控制逻辑。
* 允许双工、同步、串行通信在MCU和外围设备。
*
软件能控制SPI的状态标志位或SPI的操作能被驱动中断。
5、10100Mbps以太网媒介访问控制器
* IEEE802.3兼容MAC
* 标准的媒介独立接口（MII）和MII管理接口
* 地址识别和过滤
* 可编程的MAC缓冲器：两个接收缓冲区、一个发送缓冲区
* 硬件寻址和以太网协议过滤
6、10100Mbps以太网物理收发器
* 兼容IEEE802.3标准
* 半双工和全双工运行
*
自动下页协商功能
* 数字自适应均衡
* 集成的波整形电路
* 回送模式
三、80脚封装图
I
I
C
_
S
D
A
I
I
C
S
C
T
I
M
_
I
_
O
C
L
4
T
I
M
_
I
O
C
5
T
I
M
_
I
O
C
6
T
I
M
_
I
O
C
7
8
0
7
9
7
8
7
7
7
6
7
5
7
4
7
3
7
2
7
1
7
0
6
9
6
8
6
7
6
6
6
5
6
4
6
3
6
2
6
1
A
D
0
A
D
1
A
D
2
A
D
3
A
D
4
A
D
5
A
D
6
A
D
7
MC9S12NE6
4
P
T
4
T
I
M
_
I
O
C
4
P
T
5
T
I
M
_<
br>I
O
C
5
P
T
6
T
IM
_
I
O
C
6
P
T
7
T
I
M
_
I
O
C
7
P
J
6
K
W
J
6
I
I
_
S
D
A
P
J
7
K
W
J
7<
br>
I
I
_
S
C
L
INDV
INCLK
IND3
IND2
IND1
IND0
MDC
MDIO
R73
GND
CRS
COL
OUT0
OUT1
OUT2<
br>OUT3
OUTCLK
OUTDV
1
2
3
4
5
6
7
8
9
10
11
12
13
1
4
15
16
17
18
19
20
V
D
D
1
V
S
S
1
V
S
S
A
P
A
D
0
A
N
0
V
R
L
P
A
D
1
A
N
1
V
R
A
P
A
D
V
2
D
A
D<
br>N
H
2
P
A
D
3
A
N3
P
A
D
4
A
N
4
P
A
D
5
A
N
5
P
A
D
6
A
N
6
P
A
D
7
A<
br>N
7
PH6KWH6MII_TXER
PH5KWH5MII_TXEN
PH4KWH4MII_TXCLK
PH3KWH3MII_TXD3
PH2KWH2MII
_TXD2
PH1KWH1MII_TXD1
PH0KWH0MII_TXD0
PJ0
KWJ0MII_MDC
PJ1KWJ1MII_MDIO
VDDX1
VSSX1PJ2KWJ2MII_CRS
PJ3KWJ3MII_COL
PG0KWG0MII_R
XD0
PG1KWG1MII_RXD1
PG2KWG2MII_RXD2
PG3KW
G3MII_RXD3
PG4KWG4MII_RXCLK
PG5KWG5MII_RXDV<
br>PG6KWG6MII_RXER
PL0ACTLED
PL1LNKLED
VD
DRVREGEN
PL2SPDLED
PHY_VSSRX
PHY_VDDRX
PHY_RXN
PHY_RXP
PHY_VSSTX
PHY_TXN
PHY
_TXP
PHY_VDDTX
PHY_VDDA
PHY_VSSA
PHY_R
BIAS
VDD2
VSS2
PL3DUPLED
PL4COLLED
BKGDMODCTAGHI
60
59
58
57
56
55<
br>54
53
52
51
50
49
48
47
46
45
44
43
42
41
ACTLED
BKG
D
P
S
0
S
C
I
0
_
R
X
D
P
S
1
S
C
I
0<
br>_
T
X
D
P
S
2
S
CI
1
_
R
X
D
P
S
3
S
C
I
1
_
T
X
D
P
S
4
S
P
1
_
M
I
S
O
P
S
5
S
P
1
_
M
O
S
I
P
S
6
S
P
1
_
S<
br>C
K
P
S
7
S
P
1
_S
S
P
E
4
E
C
L
K
P
R
I
Q
P
E
0
I
X
R
Q
X
E
T
1
A
L
T
E
S
T
V
S
S
X
2
V
D
D
X
2
R
E
S
E
T
V
D
D
P
L
L
V
S
S
P
L
L
X
F
C
E
X
T
A
L
U13
S
P
I
_
M
I
S
O
_
R
E
S
T
E
n
S
C
I
0
_
R
X
D
S
C
I
0
_
T
X
D
S
C
I
1
_
R
X
D
S
C
I
1
_
T
X
D
S
P
I
_
M
0
S
I
S
P
I
_
S
C
K
四、管脚介绍
表1、电源部分
：
管名称
脚
号
电
压
描述
R
E
S
E
T
SP
I
_
S
S
3
.
3
V
IQ
C
R
L
K
_
I
N
T
n2
.
5
V
G
N
D
X
F
C2
1
2
2
2
3
2
4
2
52
6
2
7
2
8
2
9
3
03
1
3
2
3
3
3
4
3
53
6
3
7
3
8
3
9
4
0
58 VDDR
VREGEN
10 VDDX1
31
VDDX2
11 VSSX1
30 VSSX2
69 VDDA
72
VSSA
3.3V
外部的电源和地，提供给内部的电压调整器。
VREGEN接VSSX可以使电压调整器失效。
3.3V
外部的电源和地，提供给管脚的驱动器
0V
3.3V
对AD转换器执行电源和地，内部的电压调整器和
0V
DA转换器的参考，允许提供电压给AD作为独立的
旁路
70 VRH
71 VRL
2.5V
AD转换器的参考高电压
0V
AD转换器的参考低电压
49 PHY_VDDTX 2.5V
内部的电源和地，由内部的调整器产生给EPHY。这
55 PHY_VDDRX
48 PHY_VDDA
52 PHY_VSSTX
56 PHY_VSSRX
47 PHY_VSSA
74 VDD1
45 VDD2
73
VSS1
44 VSS2
33 VDDPLL 2.5V
为锁相环提供执行的电
压和地。允许提供电压给PLL
独立的设旁路。内部的电源和地，由内部的调整器产
35
VSSPLL 0V 生
0V
2.5V
内部的电源和地，由内部的调整器产生。
这些也允许
外部的来源提供核心VDDVSS电压和设旁路内部的
电压调整器
0V
些也允许外部的来源提供EPHY电压和设旁路内部
的电压调整器
表2、其它管脚
管脚
序号
管脚功能1 管脚功能2 管脚功能3 描述
1 PH6 KWH6 MII_TXER
PH IO引脚；EMAC
MII
发送错误；可中断
2 PH5 KWH5 MII_TXEN
PH
IO引脚；EMAC MII
发送使能；可中断
3 PH4 KWH4
MII_TXCLK
PH IO引脚；EMAC MII
发送时钟；可中断
4
PH3 KWH3 MII_TXD3
PH IO引脚；EMAC MII
发送数据；可中断
5 PH2 KWH2 MII_TXD2
PH
IO引脚；EMAC MII
发送数据；可中断
6 PH1 KWH1 MII_TXD1
PH IO引脚；EMAC MII
发送数据；可中断
7 PH0 KWH0
MII_TXD0
PH IO引脚；EMAC MII
发送数据；可中断
8
PJ0 KWJ0 MII_MDC
PJ IO引脚；EMAC MII
管
理数据时钟；可中断
9 PJ1 KWJ1 MII_MDIO
PJ
IO引脚；EMAC MII 管
理数据IO；可中断
12 PJ2 KWJ2
MII_CRS
PJ IO引脚；EMAC MII 载
波监听；可中断
13
PJ3 KWJ3 MII_COL
PJ IO引脚；EMAC MII 阻
塞；可中断
14 PG0 KWG0 MII_RXD0
PG IO引脚；EMAC MII
接收数据；可中断
15 PG1 KWG1 MII_RXD1
PG
IO引脚；EMAC MII
接收数据；可中断
16 PG2 KWG2
MII_RXD2
PG IO引脚；EMAC MII
接收数据；可中断
17
PG3 KWG3 MII_RXD3
PG IO引脚；EMAC MII
接收数据；可中断
18 PG4 KWG4 MII_RXCLK
PG IO引脚；EMAC MII
接收时钟；可中断
19 PG5 KWG5
MII_RXDV
PG IO引脚；EMAC MII
接收数据有效；可中断
20 PG6 KWG6 MII_RXER
PG IO引脚；EMAC MII
接收错误；可中断
21 PS0 SCI0_RXD
PS
IO引脚；SCI0接收信
号；可中断
22 PS1 SCI0_TXD
PS
IO引脚；SCI0发送信
号；可中断
23 PS2 SCI1_RXD
PS
IO引脚；SCI1接收信
号；可中断
24 PS3 SCI1_TXD
PS
IO引脚；SCI1发送信
号；可中断
25 PS4 SPI_MISO
PS
IO引脚；SCI1MISO信
号
26 PS5 SPI_MOSI
PS
IO引脚；SCI1MOSI信
号
27 PS6 SPI_SCK
PS
IO引脚；SCI1SCK信
号
28
32
36
37
39
40
PS7
RESET
EXTAL
XTAL
PE1
PE0
SPI_SS
IRQ
XIRQ
PE
IO引脚；外部中断引脚
PE IO引脚；非屏蔽中断引
脚
41 BKGD
MODC TAOHI
背景调试；模式引脚；标签
PS IO引脚；SCI1SS信号
外部的reset 引脚
震荡器引脚
信号高
46
PHY_RBIAS
偏差控制：1.0% 外部寄存
器
50
51
52
54
59
PHY_TXP
PHY_TXN
PHY_RXP
PHY_RXN
PL1
LNKLED
双绞线输出+
双绞线输出-
双绞线输入+
双绞线输入-
PL IO引脚；EPHY有效链
路LED
60 PL0 ACTLRD
PL IO引脚；EPHY发送或
接收LED
75-78 PT[7:4]
TIM_IOC[7:4]
PT IO引脚；时钟TIM输
入捕捉，输出比较
79 PJ7 KWJ7 IIC_SCL
PJ
IO引脚；IIC_SCL；可
中断
80 PJ6 KWJ6 IIC_SDA
PJ IO引脚；IIC_SDA；可
中断