晋城市事业单位招聘-加拿大留学网

第一章
一、单项选择题
1. 计算机硬件能直接识别和执行的语言是
A．高级语言 B．汇编语言 C．机器语言 D．符号语言
2. 输入、输出设备以及辅助存储器一般统称为
A．IO系统 B．外围设备 C．外存储器 D．执行部件
3. 冯·诺依曼机工作方式的基本特点是
A．按地址访问并顺序执行指令 B．精确结果处理
C．存储器按内部地址访问 D．自动工作
4. 控制器、运算器和存储器合起来一般称为
A．IO部件 B．内存储器 C．外存储器 D．主机
5. 运算器的核心部件是____
A 算术逻辑单元ALU B 多路选择器
C 通用寄存器 D 输出三态门
答案
一、单项选择题
1. C
2. B
3. A
4. D
5. A
第二章
二、填空题
1. 按IEEE754规范，一个浮点数由 、 、 三个域组成，其中
的值等于指数的 加上一个固定 。
2. 在进行浮点加法运算时，需要完成为 、 、 、 、
和 等步骤。
3. 浮点运算器由 和 组成，它们都是 运算器。 只要求能执行 运算，
而 要求能进行 运算。
三、单项选择题
1. 若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是
码
A．原 B．补 C．反 D．移
2. 下列数中最小的数为
A．101001B B．.52Q C．29D D．233H
四、计算与分析题
1. 写出十进制数 -5的IEEE754编码32
2. 教材P69-5.1：已知x和y，用变形补码计算x+y，同时指出结果是否溢出
X=0.11011，y=0.00011
3. 设浮点数字长为16位,其中阶码为5位(含1位阶符), 尾数为11位(含1位数符), 写出-23128 对应的
浮点规格化数的原码形式、补码形式、反码形式和阶码用移码,尾数用补码的形式.
答案
一、填空题
1. 符号位S，阶码E，尾数M，阶码E，真值e，偏移值
2. 零操作数检查，对阶，尾数求和，结果规格化，舍入处理，溢出处理
3. 阶码运算器，尾数运算器，定点，阶码运算器，加法和减法，尾数运算器，加、减、乘、除
二、选择题
1. B
2. C
三、计算与分析题
1. -5D = -101B
在IEEE754规范中规格化表示应该为1.01×2
2
，e=127+2=129
则IEEE754规范编码为：1 1000 0001 0100 0000 0000 0000 0000 000

2. 由题：
[x]
补
=0.1101 1，[y]
补
=0.00011，[x+y]
补
=[x]
补
+[y]
补
=00.11110
00. 11011
+ 00. 00011
00. 11110
用双符号位法检查，结果没有溢出，所以x+y=0.11110
3. 由题：
-11128=-1=-0.0001011=-0.1011×2
-11

则：
浮点规格化数的原码形式为：
10011 1.1011000000
浮点规格化数的补码形式为：
11101 1.
浮点规格化数的反码形式为：
11100 1.
浮点规格化数阶码用移码,尾数用补码的形式为：
01101 1.


第三章
一、填空题
1. 存储器的技术指标主要有 、 、 和 。
2. CPU能直接访问的有 和 ，但不能直接访问 。
3. 双端口存储器和多模块交叉存储器属于 存储器结构，前者采用 技术，后者采
用 技术。
4. DRAM存储器的刷新一般有 、 和 三种方式，之所以刷新是因
为 。
二、单项选择题
1. 交叉存储器实质上是一种 存储器，它能执行独立的读写操作
A．模块式，并行，多个 B．模块式，串行，多个
C．整体式，并行，一个 D．整体式，串行，多个
2. 主存储器和CPU之间增加CACHE的目的是
A．解决CPU和主存之间的速度匹配问题
B．扩大主存的容量 C．扩大CPU中通用寄存器的数量
D．既扩大主存容量又扩大CPU通用寄存器数量
三、计算与分析题
1. 设某SRAM芯片，其存储容量为16K×8位，问：
1) 该芯片引出线的最小数目应该是多少？
2) 存储器芯片的地址范围是多少？
2. CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200 次。已知
CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、 平均访问时间Ta
和CACHE-主存系统的访问效率e。
四、设计题
1. （教 材P125-7）某机器中，已知配有一个地址空间为0000H～3FFFH的ROM区域，现在再用一个SRAM芯片（8K×8）形成40K×16的RAM区域，起始地址为6000H，假设RAM芯片有CS #和
WE#信号控制端，CPU的地址总线为A15～A0，数据总线为D15～D0，控制信号为RW #（读写），
MREQ#（访存），要求：
3) 画出地址译码方案
4) 将RAM与ROM同CPU连接
答案
四、填空题
1. 存储容量，存取时间，存储周期，存储器带宽
2. CACHE，内存，外存

3. 并行，空间并行，时间并行
4. 集中式，分散式，异步式，有电荷泄露、需要定期补充。
五、选择题
1. A
2. A
3. D
六、计算与分析题
1. 由题：
14
1. 16K=2，所以地址线为14根，字长8位，所以数据线为8根，加上芯片片选信 号CS，读信号
RD，写信号WR，电源线、地线，其引出线最小数目为27根。
2. 存储器芯片的地址范围为：0000H～3FFFH。
2. 由题：H=Nc(Nc+Nm)=50005200≈0.96
Ta=Tc+(1-H) ×Tm=40ns+(1-0.96) ×160ns=46.4ns
E=TcTa=40ns46.4ns×100%=86.2%
七、设计题
1. 由题：
所需RAM芯片数＝(40K16)(8K8) = 52
RAM存储器子系统扩展方式为字位同时扩展方式
另由题意可知：ROM存储器子系统地址空 间区域为0000H～3FFFH，即16K16的区域。简单起见，
假设ROM子系统由一块16K 16的ROM芯片构成。
由于RAM子系统的起始地址为6000H，即与ROM子系统相隔 8K 的地址单元。可先作出存储系
统的地址映像分析如下：

A15 A14 A13 A12 A11 ～ A0
16K的ROM区，可看作两个8K
0 0 0 0 0 ～ 0
的连续区域
0 1 1 ～ 1

1 0 0 ～ 0
1 1 1 ～ 1
0 1 1 0 0 ～ 0
1 1 ～ 1
1 0 0 0 0 ～ 0
1 1 ～ 1
…… …… …… ……
1 1 1 0 0 ～ 0 ……
1 1 ～ 1

由前述存储映像表可知：如果把扩展的存储器看成每8K一个基本单 位，则ROM芯片占2个8K，
每个RAM模块占一个8K，此时系统总共需要6个8K，针对8K所需 要的片内地址是13位：A0～
A12，
如果采用3-8译码器来产生片选信号，可选用地 址的A13、A14、A15三位作为译码器信号输入端，
MREQ#信号控制译码器的动作，产生的八 个译码器输出中，ROM芯片需要占用连续的两个输出端，
且从Y0开始；每个RAM模块则只需占用一 个输出端，RAM部分总共要5个，由于是从6000H开
始，实际是Y3～Y7。
对于RAM子系统，由于是字位同时扩展，按以下步骤进行：
先考虑位向扩展：每两片RAM芯片构成一个模块，存储 8K16 的信息。这两个芯片共享以
下信 号：A0～A12，CS，WE#，区别是一片RAM处理D0～D7的数据信息，另一片处理同地
址信 号的D8～D15的数据信息。
再考虑用前述小模块构成字向扩展，共5个模块。模块内共享A0～ A12、D0～D15和WE#以
及CS信号，模块间的片选CS信号不同。
对于ROM子系统，由于只有一片芯片，接A0～A13、D0～D15和OE以及CS信号即可。
参考连接图示意如下：

8

16
16
D0-D15

A0-A12

RW#

CPU





A13
A14
A15

MREQ#
A Y0#
B Y1#
C Y2#
3:8 Y3#
Q# ……
Y7#
译码器
&
D0-D15
ROM
A0-A12
OE
A13
CS#
8 8

13

13
D0-D7
A0-A12
WE#
RAM5#
CS#
……
D0-D7
A0-A12
WE#
RAM1#
CS#
13




第1组

第5组


……


第四章
一、单项选择题
1. 寄存器间接寻址方式中，操作数处在
A．通用寄存器 B．堆栈 C．主存储器 D．程序计数器
二、简答题
1. 说明RISC指令系统的主要特点
三、综合题
1. 指令格式结构如下所示，试分析指令格式及寻址方式特点。
31 25 24 23 20 19 0
OP I 目标寄存器 20位地址
2. 指令格式如下所示，试分析指令格式及寻址方式特点。（教材P151-3）
15 10 7 4 3 0
OP 目标寄存器 源寄存器

答案
一、选择题
1. C
2. B
二、简答题
1. 指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数存数指令访问存储器
三、综合题
1. 操作码：定长操作码，可表示128条指令；操作数：双操作数，可构成RS或SS型指令，有直 接、
寄存器、寄存器间接寻址方式，访存范围1M，可表示16个寄存器。
2. 由题：
双操作数指令

单字长指令
R-R型指令
操作码字段有15-10+1=6位，所以最多可能有26=64条不同指令
寄存器位都是4位，所以每种寄存器最多有24=16个
操作数肯定在寄存器中
第五章
一、填空题
1. 目前的CPU包括 、 和CACHE等几个部分。
2. CPU从主存取出一条指令并执行该指令的时间叫 ，它常用若干个 来表示，而后
者又包含若干个 。
3. 微指令格式中，微指令的编码通常采用以下三种方式： 、 和
二、单项选择题
1. 在CPU中跟踪指令后继地址的寄存器是
A．MAR B．PC C．IR D．PSW
2. 下列部件中不属于控制器的是
A．IR B．操作控制器 C．PC D．PSW
3. 计算机操作的最小时间单位是
A．时钟周期 B．指令周期 C．CPU周期 D．微指令周期
4. 计算机中,通常用_____ 来存放访问存储器的地址
A 指令寄存器 B 地址寄存器
C 程序计数器 D 数据寄存器

三、综合题
1. 已知CPU结构如下图所示，其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之
间 的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出图中四个寄存器A、B、
C、D 的名称和作用；②简述完成指令ADD Y的数据通路（Y为存储单元地址，本指令功能为(AC)+(Y)
→AC）。

MM —— 主存储器




A(DR)
C(AR)




AC


B(IR)



D(PC)
+1


ALU




操作控制器
ID

状态寄存器



答案
一、填空题
1. 控制器，运算器
2. 指令周期，机器周期，时钟周期
3. 直接表示法，编码表示法，混合表示法
二、选择题
1. B
2. C
3. A
4. B
三、综合题
A-数据缓冲寄存器DR、B-指令寄存器IR、C-主存地址寄存器AR、D- 程序计数器PC。操作的数据通路为：

PC→AR→MM→DR→IR→ID; IR→AR（MAR）→MM→DR（MDR）→ALU; ACALU ALU→AC
第六章
一、填空题
1. 总线是构成计算机系统的 ，是多个 部件之间进行数据传送的 通道。
2. 按照总线仲裁电路的 不同，总线仲裁分为 仲裁和 仲裁。
3. 单处理器系统中的总线可以分为三类，CPU内部连接各寄存器及运算部件之间的总线称
为 ；中、低速IO设备之间互相连接的总线称为 ；同一台计算机系统内的各
个功能部件之间相互连接的总线称为 。
二、单项选择题
1. 计算机系统的输入输出接口是 之间的交接界面。
A．CPU与存储器 B．存储器与外围设备
C．主机与外围设备 D．CPU与系统总线
2. 在集中式总线仲裁中， 方式响应时间最快。
A．菊花链 B．独立请求 C．计数器定时查询 D．分布
3. 多总线结构的计算机系统，采用_____方法，对提高系统的吞吐率最有效。
A 多端口存贮器
B 提高主存的速度
C 交叉编址多模块存贮器
D 高速缓冲存贮器

三、计算与分析题
1. 设某总线在一个总线周 期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，
总线时钟频率为60MHz， 求总线带宽等于多少？
四、简答题
1. 总线的数据传送过程大到分哪几个阶段？
2. 比较同步定时和异步定时的优缺点。
答案
一、填空题
1. 互连机构，系统功能，公共，争用资源
2. 位置，集中，分布
3. 内部总线，IO总线，系统总线
二、选择题
1. C
2. B
3. A
三、计算与分析题
1. 总线带宽=8B×60×10
6
5=96MBs
四、简答题
1. 解：一 次总线的信息传送过程，大致可分为请求总线，总线仲裁，寻址，信息传送，状态返回（或
错误报告）等 五个过程。
2. 同步定时协议采用公共时钟，具有较高的传输频率。但由于同步总线必须按最慢的模 块来设计公共
时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。
异步定时的优 点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功
能模块都能连接到同 一总线上。但缺点是：总线复杂，成本较高。
第七章
一、单项选择题
1. 计算机的外围设备是指
A．输入输出设备 B．外存设备 C．通信设备 D．除主机外的其他设备
2. 下列外存中，属于顺序存取存储器的是
A．软盘 B．硬盘 C．磁带 D．光盘
二、计算与分析题

1. 某显示器的分辨率为800×600，灰度级为256色，试计算为达到这一显示效果需要多少字节？
2. 设某硬盘有20个磁头，1024个柱面，每柱面46个扇区，每扇区可记录512字节。试计算 该硬盘的
容量。
3. 一个磁盘机共有10面,每面有200道,每道有50个记录块，数据传输率为4800KBps, 磁盘组转速为
7200rpm. 假设每个记录块有1024B, 且系统可挂10台这样的磁盘机,计算该磁盘组的总容量.
答案
一、选择题
1. D
2. C
二、计算与分析题
1. 所需字节数为：256色即2
8< br>，每像素占8位=1字节，则800×600×B=480000B
2. =20×46×1024×512B=460MB
3. 解:
数据传输速率= 每一条磁道的容量x磁盘转速 rN
磁盘转速为7200rpm=120rps
故每一磁道的容量为4800KBps120rps = 40KB
每面容量为40KB×200= 8000KB=8MB
每个磁盘机容量为8MB×10=80MB
该磁盘组的总容量为80MB×10=800MB
第八章
一、填空题
1. DMA操作主要采用 、 和 三种方式。
2. 在菊花链方式下，越 的设备优先级越高。
二、单项选择题
1. 采用DMA方式传递数据时，每传送一个数据就要占用一个 时间。
A．指令周期 B．时钟周期 C．机器周期 D．存储周期
2. 为了便于实现多级中断，保存现场信息最有效的方法是采用 。
A．通用寄存器 B．堆栈 C．存储器 D．外存
三、简答题
1. 说明常见的外围设备IO控制方式。
2. 一次中断过程大致可以分为哪些过程？
答案
一、填空题
1. 停止CPU访内，周期挪用，DMA和CPU交替访内
2. 靠近CPU
二、选择题
1. D
2. B
三、简答题
1. 主要有：
程序查询方式、程序中断方式、直接内存访问（DMA）方式、通道方式、外围处理机方式等。
2. 主要有：
1. 中断申请
2. 排队判优
3. 中断响应
4. 中断处理。包括现场保护，中断服务程序执行等
5. 中断返回