大气球-新疆财政厅网站

第一章
1、什么是EDA技术？EDA的英文全称是什么？
答：EDA技术 有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，
以硬件描述语言为系统逻 辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发
软件及实验开发系统为设计工具，通过 有关的开发软件，自动完成用软件的方式设计的电子
系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、 逻辑综合及优化、逻辑布局布线、逻辑
仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下 载等工作，最终形成集成
电子系统或专用集成芯片的一门新技术，或称为IESASIC自动设计技术。

2、利用EDA技术进行电子系统的设计有什么特点？
答：① 用软件的方式设计硬件；② 用软件方式设计的系统到硬件系统的转换是由有关的开
发软件自动完成的；③ 设计过程中可用有关软件进行各种仿真；④ 系统可现场编程，在线
升级；⑤ 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。

3、从使用的角度讲，EDA技术主要包括几个方面的内容？
答：EDA技术的学习主要应掌握四个方面的内容：① 大规模可编程逻辑器件；② 硬件描述
语言；③ 软件开发工具；④ 实验开发系统。其中，硬件描述语言是重点。

4、硬件描述语言VHDL的特点是什么？

5、什么是综合？有哪些类型？综合在电子设计自己动化地位是什么？

6、 什么是VHDL语言的自顶向下的设计方法？它与传统的数字逻辑系统设计方法有何不
同？

1、对于目标器件为FPGACPLD的VHDL设计，其工程设计包括几个主要步骤？每步的作用是< br>什么？每步的结果是什么？
答：第一:需要进行“源程序的编辑和编译”—用一定的逻辑表达手段将设计表达出来;
第二 ：要进行“逻辑综合”---将用一定的逻辑表达手段将表达出来的设计经过一系列
的操作，分解成一系 列的逻辑电路及对应的关系（电路分解）；
第三：要进行目标器件的“布线适配”---在选用的目标 器件中建立这些基本逻辑电路
的对应关系（逻辑实现）
第四：目标器件的编程下载--- 将前面的软件设计经过编程变成具体的设计系统（物理
实现）；最后要进行硬件仿真硬件测试---验证 所设计的系统是否符合要求。同时，在设计

过程中要进行有关“仿真”---模拟有关设 计结果与设计构想是否相符。设计基本流程如图
所示。

2、IP是什么？IP与EDA技术的关系是什么？

第二章

1、什么叫可编程逻辑器件（简称PLD） ? FPGA和CPLD的中文含意分别是什么？国际上生
产FPGACPLD的主流公司，并且在国内占有较大市场份额的主要有哪几家？ 目前主要用的
产品系列有哪些？ 其可用逻辑门等效门数大约在什么范围？
答：可编程逻辑器件(简称PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。
FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称。
国际上生产FP GACPLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，
Altera，Lat tice三家公司。
Xilinx公司的FPGA器件有XC2000，XC3000，XC4000 ，XC4000E，XC4000XLA，XC5200
系列等，可用门数为1200～18 000； Altera公司的CPLD器件有FLEX6000，FLEX8000，FLEX10K，
FLEX 10KE系列等，提供门数为5000～25 000；Lattice公司的ISP-PLD器件有ispLS I1000，
ispLSI2000，ispLSI3000，ispLSI6000系列等，集成度可 多达25 000个PLD等效门。

2、FPGA和CPLD各包括几个基本组成部分？
答：FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入输出单元和可编程
连线三个部分。CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入输出
单元和可编 程内部连线。

第三章

1、VHDL中最基本的结构是什么？其作用各是什么？
答：（1）实体、结构体（2）作用：实体描述电路器件的外部情况几信号
端口的基本性质；结构体描述电路器件的内部逻辑功能或电路结构。

2、说明端口模式INOUT和BUFFER有何异同点。
答：INOUT是双向信号，既可 输入又可输出。BUFFER也是实体的输出信号,但作输入用时，
信号不是由外部驱动，而是从反馈得 到。

3、表达式C<=A+B中，A、B和C的数据类型都是STD_LO GIC_VECTOR，是否能直接进行加法
运算？说明原因和解决办法。
4、VHDL中有哪三种数据对象？详细说明它们的功能特点及使用方法。
答:在VHDL中，数据对象(Data Objects)类似于一种容器，它接受不同数据类型的赋 值。数
据对象有三种，即常量(CONSTANT)、变量(VARIABLE)和信号(SIGNAL )。前两种可以从传统的
计算机高级语言中找到对应的数据类型，其语言行为与高级语言中的变量和常量 十分相似。
但信号是具有更多的硬件特征的特殊数据对象，是VHDL中最有特色的语言要素之一。
1）常量(CONSTANT)
常量代表数字电路中的电源、地、恒定逻辑值等常数；常量的 定义和设置主要是为了使
设计实体中的常数更容易阅读和修改。例如，将位矢的宽度定义为一个常量，只 要修改这个
常量就能很容易地改变宽度，从而改变硬件结构。在程序中，常量是一个恒定不变的值，一< br>旦作了数据类型的赋值定义后，在程序中不能再改变，因而具有全局意义。
2）变量(VARIABLE)
变量代表暂存某些值的载体，变量常用在实现某种算法的赋值 语句中；在VHDL语法规
则中，变量是一个局部量，只能在进程和子程序中使用。变量不能将信息带出 对它作出定义
的当前设计单元。变量的赋值是一种理想化的数据传输，是立即发生，不存在任何延时的行
为。
3）信号(SIGNAL)
信号代表物理设计中的某一条硬件连接线，包括输 入、输出端口。是描述硬件系统的基
本数据对象。信号可以作为设计实体中并行语句模块间的信息交流通 道。在VHDL中，信号
及其相关的信号赋值语句、决断函数、延时语句等很好地描述了硬件系统的许多 基本特征。
如硬件系统运行的并行性；信号传输过程中的惯性延时特性；多驱动源的总线行为等。时序< br>电路中触发器的记忆特性。
信号作为一种数值容器，不但可以容纳当前值，也可以保持历史值。 这一属性与触发器
的记忆功能有很好的对应关系。

5、常用的VHDL数据对象有哪些？VHDL的端口模式包括哪些？
答：常用的VHDL数据对象有：常数、变量、信号。
端口模式：“IN”“ OUT”“INOUT”“BUFFER”。

6、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？
答：变量赋值与信号赋值的 区别在于，变量具有局部特征，它的有效只局限于所定义的一个
进程中，或一个子程序中，它是一个局部 的、暂时性数据对象(在某些情况下)。对于它的赋
值是立即发生的(假设进程已启动)，即是一种时间 延迟为零的赋值行为。

信号则不同，信号具有全局性特征，它不但可以作为一个设计实 体内部各单元之间数据传送
的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一种信号) 。信号的赋值并
不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反映了硬件 系
统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬
件 系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入
输出端口或一个D 触发器等。
7、名词解释：VHDL、.实体说明、.结构体、类属表、数据对象、并行语句、程序包。
答：1）VHDL（Very high speed intergated circuit Hardware Description Language）:
非常高速集成电路的硬件描述语言。
2）实体说明：用来描述电路器件的外部情况及各信号端口的基本性质。
3）结构体:通过若 干并行语句来描述设计实体的逻辑功能（行为描述）或内部电路结构
（结构描述），从而建立设计实体输 出与输入之间的关系。
4）类属表:用来确定设计实体中定义的局部常数，用以将信息参数传递到实体 ，用类属
表指明器件的一些特征。最常用的是上升沿和下降沿之类的延迟时间，负载电容、驱动能力和功耗等。
5）数据对象:数据对象是数据类型的载体，共有三种形式的对象：Constant （常量）、
Variable（变量）、Signal（信号）。
6）并行语句:并行语句有 五种类型，可以把它们看成结构体的五种子结构。这五种语句
结构本身是并行语句，但内部可能含有并行 运行的逻辑描述语句或顺序运行的逻辑描述语
句，如进程内部包含的即为顺序语句。五种语句结构分别为 块语句、进程语句、信号赋值语
句、子程序调用语句和元件例化语句。
7）程序包:程序包 可定义一些公用的子程序、常量以及自定义数据类型等。各种VHDL
编译系统都含有多个标准程序包， 如Std-Logic-1164和Standard程序包。用户也可已自行
设计程序包。程序包由两 个独立的单元组成：程序包声明单元和程序包体单元构成。
8、元件例化语句的作用是什么？
答：元件例化语句作用：把已经设计好的设计实体称为一个元件或一个模块，它可以被高层
次的设计引 用。是使VHDL设计构成自上而下层次设计的重要途径。

9、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？
答：变量赋值与信 号赋值的区别在于，变量具有局部特征，它的有效只局限于所定
义的一个进程中，或一个子程序中，它是 一个局部的、暂时性数据对象(在某些情况下)。对
于它的赋值是立即发生的(假设进程已启动)，即是 一种时间延迟为零的赋值行为。

信号则不同，信号具有全局性特征，它不但可以作为一 个设计实体内部各单元之间数据传送
的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一 种信号)。信号的赋值并
不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反 映了硬件系
统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬< br>件系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入
输出端口 或一个D触发器等。

10、什么是并行语句？什么是顺序语句？
答：并行语句主要用来描述模块之间的连接关系，顺序语句一般用来实现模块算法部分。

11、进程语句的特点是什么？
答：进程(PROCESS)语句是最具VHDL语 言特色的语句。因为它提供了一种用算法(顺
序语句)描述硬件行为的方法。进程实际上是用顺序语句描 述的一种进行过程，也就是说进
程用于描述顺序事件。
主要特点有：进程与进程或其它并发语 句之间的并发性；进程内部的顺序性；进程的启动于
挂起（由敏感信号的变化来启动），并不是任何时候 都处于启动状态。：进程与进程或其它
并发语句之间的通信。

12、什么是重载运算符？VHDL的IEEE库中的哪个程序包预定义了该操作符？
答：为不同数据类型间的运算带来极大的方便, 通过重新定义运算符的方式，允许被重
载的运 算符能够对新的数据类型进行操作，或者允许不同的数据类型之间用此运算符进行运
算。这就是重载运算 符。VHDL的IEEE库中的STD_LOGIC_UNSIGNED程序包预定义了该操作
符。

13、并行信号赋值语句有哪三种形式？条件信号赋值语句又分别与什么语句等效？
答：简单信号赋值语句、条件信号赋值语句和选择信号赋值语句。
条件信号赋值语句与进程中的多选择IF语句等价。

14、Case语句有什么特点？其分支条件使用时有哪些注意事项？
答：CASE 语句根据满足的条件直接选择多项顺序语句中的一项执行。用来描述总线
或编码、译码行为。可读性比I F语句强。
使用CASE语句需注意以下几点：
(1) 条件句中的选择值必须在表达式的取值范围内。

(2) 除非所有条件句中的选择值能 完整覆盖CASE语句中表达式的取值，否则最末一个条件
句中的选择必须用“OTHERS”表示。它 代表已给的所有条件句中未能列出的其他可能的取
值，这样可以避免综合器插入不必要的寄存器。这一点 对于定义为STD_LOGIC和
STD_LOGIC_VECTOR数据类型的值尤为重要，因为这些 数据对象的取值除了1和0以外，还
可能有其他的取值，如高阻态Z、不定态X 等。(3) CASE语句中每一条件句的选择只能出
现一次，不能有相同选择值的条件语句出现。
(4) CASE语句执行中必须选中，且只能选中所列条件语句中的一条。这表明CASE语句中至
少要包含一 个条件语句。

15、元件例化语句的作用是什么？如何进行元件例化？元件例化时端口映射 有哪两种方式？
有什么注意事项？
答：把低层次元件安装（调用）到当前层次设计实体内部的过程。包括类属参数传
递、元件端口映射。
例化名称：例化元件名称
［GENERIC MAP(类属名称＝﹥表达式 --类属参数的映射的对应关系
｛，类属名称＝﹥表达式｝）］
［端口名称＝﹥］表达式 --元件端口的映射
｛，［端口名称＝﹥］表达式｝）；
元件例化时端口映射有两种方式：
名称关联方式：低层次端口名＝﹥当前层次端口名、信号名；
位置关联方式：（当前层次端口名，当前层次端口名，…）；

第四章

1、简述Quartus II的设计流程。
答：Quartus II的设计过程包括设计 项目的建立与设计的输入、设计编译、设计校验
（仿真和定时分析）、器件编程四个步骤。
设计输入：可以采用原理图输入、HDL语言描述、及波形输入等几种方式。
设计编译：先根 据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择
等。然后根据设定的参数和策 略对设计项目进行网表提取、逻辑综合和器件适
配，并产生报告文件、延时信息文件及编程文件，供分析 仿真和编程使用。
设计校验（项目仿真）：包括功能仿真、时序仿真和定时分析，可以利用软件的仿真 功能来
验证设计项目的逻辑功能是否正确。
器件编程与验证：用经过仿真确认后的编程文件通 过编程器（Programmer）将设计下载到实

际芯片中，最后测试芯片在系统中的 实际运行性能。
在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重
复上述过程。
或者：
步骤1：建立工作库文件夹；
步骤2：编辑设计文件；
步骤3：存盘，注意实体名与文本取名一致；
步骤4：创建工程；
步骤5：选择目标器件；
步骤6：启动编译；
步骤7：建仿真波形文件；
步骤8：仿真测试和波形分析；
步骤9：引脚锁定并编译；
步骤10：编程下载配置；
步骤11：硬件测试。

2、设计项目的验证有哪几种方法？
答：包括功能仿真、时序仿真和定时分析。
功能仿真又称前仿真，是在不考虑器件延时的理想情况下的一种项目验证方法，通过功
能仿真来 验证一个项目的逻辑功能是否正确。
时序仿真又称模拟仿真或后仿真，是在考虑设计项目具体适配器件 的各种延时的情况下
的一种项目验证方法。时序仿真不仅测试逻辑功能，还测试目标器件最差情况下的时 间关系。
定时分析可以分析各个信号到输出端的时间延迟,可以给出延迟矩阵和最高工作频率，
还可分析信号的建立、保持时间。

3、什么叫功能仿真？什么叫模拟仿真？两者有什么区别？
答：功能仿真又称前仿真，是在不 考虑器件延时的理想情况下的一种项目验证方法，通
过功能仿真来验证一个项目的逻辑功能是否正确。时 序仿真又称模拟仿真或后仿真，是在考
虑设计项目具体适配器件的各种延时的情况下的一种项目验证方法 。时序仿真不仅测试逻辑
功能，还测试目标器件最差情况下的时间关系。

4、简述层次结构设计的优点。
答：层次化设计是一种模块化的设计方法，设计人员对设计的 描述由上至下逐步展开，符合
常规的思维习惯；由于顶层设计与具体的器件和工艺无关，因此易于在各种 可编程逻辑器件
中间进行移植。
层次化的设计方法可以使多个设计人员同时进行操作。有利于 对设计任务进行合理的分
配并用系统工程的方法对设计进行管理。

5、在数字系统设计中锁定引脚的作用是什么？
答：将设计文件中的输入、输出信号定位到所选器件的具体物理管脚上。

第五章


名词解释
FPGA 现场可编程门阵列 CPLD
EDA 电子设计自动化 IP
SOC 单芯片系统
FPGA 现场可编程门阵列
LUT 查找表
EDA 电子设计自动化
Synthesis 综合
LPM 参数可定制宏模块库
VHDL 超高速集成电路硬件描述语言
RTL 寄存器传输级
SOPC 可编程片上系统
EAB 嵌入式阵列块
ASIC 专用集成电路
RTL 寄存器传输级
UART 串口（通用异步收发器）
ISP 在系统编程
IEEE 电子电气工程师协会
LAB 逻辑阵列块

复杂可编程逻辑器件
知识产权核

第一章
1、什么是EDA技术？EDA的英文全称是什么？
答：EDA技术有狭义和广义之分，狭义 EDA技术就是以大规模可编程逻辑器件为设计载体，
以硬件描述语言为系统逻辑描述的主要表达方式， 以计算机、大规模可编程逻辑器件的开发
软件及实验开发系统为设计工具，通过有关的开发软件，自动完 成用软件的方式设计的电子
系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布 局布线、逻辑
仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成
电子系统或专用集成芯片的一门新技术，或称为IESASIC自动设计技术。

2、利用EDA技术进行电子系统的设计有什么特点？
答：① 用软件的方式设计硬件；② 用软件方式设计的系统到硬件系统的转换是由有关的开
发软件自动完成的；③ 设计过程中可用有关软件进行各种仿真；④ 系统可现场编程，在线
升级；⑤ 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。

3、从使用的角度讲，EDA技术主要包括几个方面的内容？
答：EDA技术的学习主要应掌握四个方面的内容：① 大规模可编程逻辑器件；② 硬件描述
语言；③ 软件开发工具；④ 实验开发系统。其中，硬件描述语言是重点。

4、硬件描述语言VHDL的特点是什么？

5、什么是综合？有哪些类型？综合在电子设计自己动化地位是什么？

6、 什么是VHDL语言的自顶向下的设计方法？它与传统的数字逻辑系统设计方法有何不
同？

1、对于目标器件为FPGACPLD的VHDL设计，其工程设计包括几个主要步骤？每步的作用是< br>什么？每步的结果是什么？
答：第一:需要进行“源程序的编辑和编译”—用一定的逻辑表达手段将设计表达出来;
第二 ：要进行“逻辑综合”---将用一定的逻辑表达手段将表达出来的设计经过一系列
的操作，分解成一系 列的逻辑电路及对应的关系（电路分解）；
第三：要进行目标器件的“布线适配”---在选用的目标 器件中建立这些基本逻辑电路
的对应关系（逻辑实现）
第四：目标器件的编程下载--- 将前面的软件设计经过编程变成具体的设计系统（物理
实现）；最后要进行硬件仿真硬件测试---验证 所设计的系统是否符合要求。同时，在设计

过程中要进行有关“仿真”---模拟有关设 计结果与设计构想是否相符。设计基本流程如图
所示。

2、IP是什么？IP与EDA技术的关系是什么？

第二章

1、什么叫可编程逻辑器件（简称PLD） ? FPGA和CPLD的中文含意分别是什么？国际上生
产FPGACPLD的主流公司，并且在国内占有较大市场份额的主要有哪几家？ 目前主要用的
产品系列有哪些？ 其可用逻辑门等效门数大约在什么范围？
答：可编程逻辑器件(简称PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。
FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称。
国际上生产FP GACPLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，
Altera，Lat tice三家公司。
Xilinx公司的FPGA器件有XC2000，XC3000，XC4000 ，XC4000E，XC4000XLA，XC5200
系列等，可用门数为1200～18 000； Altera公司的CPLD器件有FLEX6000，FLEX8000，FLEX10K，
FLEX 10KE系列等，提供门数为5000～25 000；Lattice公司的ISP-PLD器件有ispLS I1000，
ispLSI2000，ispLSI3000，ispLSI6000系列等，集成度可 多达25 000个PLD等效门。

2、FPGA和CPLD各包括几个基本组成部分？
答：FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入输出单元和可编程
连线三个部分。CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入输出
单元和可编 程内部连线。

第三章

1、VHDL中最基本的结构是什么？其作用各是什么？
答：（1）实体、结构体（2）作用：实体描述电路器件的外部情况几信号
端口的基本性质；结构体描述电路器件的内部逻辑功能或电路结构。

2、说明端口模式INOUT和BUFFER有何异同点。
答：INOUT是双向信号，既可 输入又可输出。BUFFER也是实体的输出信号,但作输入用时，
信号不是由外部驱动，而是从反馈得 到。

3、表达式C<=A+B中，A、B和C的数据类型都是STD_LO GIC_VECTOR，是否能直接进行加法
运算？说明原因和解决办法。
4、VHDL中有哪三种数据对象？详细说明它们的功能特点及使用方法。
答:在VHDL中，数据对象(Data Objects)类似于一种容器，它接受不同数据类型的赋 值。数
据对象有三种，即常量(CONSTANT)、变量(VARIABLE)和信号(SIGNAL )。前两种可以从传统的
计算机高级语言中找到对应的数据类型，其语言行为与高级语言中的变量和常量 十分相似。
但信号是具有更多的硬件特征的特殊数据对象，是VHDL中最有特色的语言要素之一。
1）常量(CONSTANT)
常量代表数字电路中的电源、地、恒定逻辑值等常数；常量的 定义和设置主要是为了使
设计实体中的常数更容易阅读和修改。例如，将位矢的宽度定义为一个常量，只 要修改这个
常量就能很容易地改变宽度，从而改变硬件结构。在程序中，常量是一个恒定不变的值，一< br>旦作了数据类型的赋值定义后，在程序中不能再改变，因而具有全局意义。
2）变量(VARIABLE)
变量代表暂存某些值的载体，变量常用在实现某种算法的赋值 语句中；在VHDL语法规
则中，变量是一个局部量，只能在进程和子程序中使用。变量不能将信息带出 对它作出定义
的当前设计单元。变量的赋值是一种理想化的数据传输，是立即发生，不存在任何延时的行
为。
3）信号(SIGNAL)
信号代表物理设计中的某一条硬件连接线，包括输 入、输出端口。是描述硬件系统的基
本数据对象。信号可以作为设计实体中并行语句模块间的信息交流通 道。在VHDL中，信号
及其相关的信号赋值语句、决断函数、延时语句等很好地描述了硬件系统的许多 基本特征。
如硬件系统运行的并行性；信号传输过程中的惯性延时特性；多驱动源的总线行为等。时序< br>电路中触发器的记忆特性。
信号作为一种数值容器，不但可以容纳当前值，也可以保持历史值。 这一属性与触发器
的记忆功能有很好的对应关系。

5、常用的VHDL数据对象有哪些？VHDL的端口模式包括哪些？
答：常用的VHDL数据对象有：常数、变量、信号。
端口模式：“IN”“ OUT”“INOUT”“BUFFER”。

6、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？
答：变量赋值与信号赋值的 区别在于，变量具有局部特征，它的有效只局限于所定义的一个
进程中，或一个子程序中，它是一个局部 的、暂时性数据对象(在某些情况下)。对于它的赋
值是立即发生的(假设进程已启动)，即是一种时间 延迟为零的赋值行为。

信号则不同，信号具有全局性特征，它不但可以作为一个设计实 体内部各单元之间数据传送
的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一种信号) 。信号的赋值并
不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反映了硬件 系
统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬
件 系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入
输出端口或一个D 触发器等。
7、名词解释：VHDL、.实体说明、.结构体、类属表、数据对象、并行语句、程序包。
答：1）VHDL（Very high speed intergated circuit Hardware Description Language）:
非常高速集成电路的硬件描述语言。
2）实体说明：用来描述电路器件的外部情况及各信号端口的基本性质。
3）结构体:通过若 干并行语句来描述设计实体的逻辑功能（行为描述）或内部电路结构
（结构描述），从而建立设计实体输 出与输入之间的关系。
4）类属表:用来确定设计实体中定义的局部常数，用以将信息参数传递到实体 ，用类属
表指明器件的一些特征。最常用的是上升沿和下降沿之类的延迟时间，负载电容、驱动能力和功耗等。
5）数据对象:数据对象是数据类型的载体，共有三种形式的对象：Constant （常量）、
Variable（变量）、Signal（信号）。
6）并行语句:并行语句有 五种类型，可以把它们看成结构体的五种子结构。这五种语句
结构本身是并行语句，但内部可能含有并行 运行的逻辑描述语句或顺序运行的逻辑描述语
句，如进程内部包含的即为顺序语句。五种语句结构分别为 块语句、进程语句、信号赋值语
句、子程序调用语句和元件例化语句。
7）程序包:程序包 可定义一些公用的子程序、常量以及自定义数据类型等。各种VHDL
编译系统都含有多个标准程序包， 如Std-Logic-1164和Standard程序包。用户也可已自行
设计程序包。程序包由两 个独立的单元组成：程序包声明单元和程序包体单元构成。
8、元件例化语句的作用是什么？
答：元件例化语句作用：把已经设计好的设计实体称为一个元件或一个模块，它可以被高层
次的设计引 用。是使VHDL设计构成自上而下层次设计的重要途径。

9、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？
答：变量赋值与信 号赋值的区别在于，变量具有局部特征，它的有效只局限于所定
义的一个进程中，或一个子程序中，它是 一个局部的、暂时性数据对象(在某些情况下)。对
于它的赋值是立即发生的(假设进程已启动)，即是 一种时间延迟为零的赋值行为。

信号则不同，信号具有全局性特征，它不但可以作为一 个设计实体内部各单元之间数据传送
的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一 种信号)。信号的赋值并
不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反 映了硬件系
统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬< br>件系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入
输出端口 或一个D触发器等。

10、什么是并行语句？什么是顺序语句？
答：并行语句主要用来描述模块之间的连接关系，顺序语句一般用来实现模块算法部分。

11、进程语句的特点是什么？
答：进程(PROCESS)语句是最具VHDL语 言特色的语句。因为它提供了一种用算法(顺
序语句)描述硬件行为的方法。进程实际上是用顺序语句描 述的一种进行过程，也就是说进
程用于描述顺序事件。
主要特点有：进程与进程或其它并发语 句之间的并发性；进程内部的顺序性；进程的启动于
挂起（由敏感信号的变化来启动），并不是任何时候 都处于启动状态。：进程与进程或其它
并发语句之间的通信。

12、什么是重载运算符？VHDL的IEEE库中的哪个程序包预定义了该操作符？
答：为不同数据类型间的运算带来极大的方便, 通过重新定义运算符的方式，允许被重
载的运 算符能够对新的数据类型进行操作，或者允许不同的数据类型之间用此运算符进行运
算。这就是重载运算 符。VHDL的IEEE库中的STD_LOGIC_UNSIGNED程序包预定义了该操作
符。

13、并行信号赋值语句有哪三种形式？条件信号赋值语句又分别与什么语句等效？
答：简单信号赋值语句、条件信号赋值语句和选择信号赋值语句。
条件信号赋值语句与进程中的多选择IF语句等价。

14、Case语句有什么特点？其分支条件使用时有哪些注意事项？
答：CASE 语句根据满足的条件直接选择多项顺序语句中的一项执行。用来描述总线
或编码、译码行为。可读性比I F语句强。
使用CASE语句需注意以下几点：
(1) 条件句中的选择值必须在表达式的取值范围内。

(2) 除非所有条件句中的选择值能 完整覆盖CASE语句中表达式的取值，否则最末一个条件
句中的选择必须用“OTHERS”表示。它 代表已给的所有条件句中未能列出的其他可能的取
值，这样可以避免综合器插入不必要的寄存器。这一点 对于定义为STD_LOGIC和
STD_LOGIC_VECTOR数据类型的值尤为重要，因为这些 数据对象的取值除了1和0以外，还
可能有其他的取值，如高阻态Z、不定态X 等。(3) CASE语句中每一条件句的选择只能出
现一次，不能有相同选择值的条件语句出现。
(4) CASE语句执行中必须选中，且只能选中所列条件语句中的一条。这表明CASE语句中至
少要包含一 个条件语句。

15、元件例化语句的作用是什么？如何进行元件例化？元件例化时端口映射 有哪两种方式？
有什么注意事项？
答：把低层次元件安装（调用）到当前层次设计实体内部的过程。包括类属参数传
递、元件端口映射。
例化名称：例化元件名称
［GENERIC MAP(类属名称＝﹥表达式 --类属参数的映射的对应关系
｛，类属名称＝﹥表达式｝）］
［端口名称＝﹥］表达式 --元件端口的映射
｛，［端口名称＝﹥］表达式｝）；
元件例化时端口映射有两种方式：
名称关联方式：低层次端口名＝﹥当前层次端口名、信号名；
位置关联方式：（当前层次端口名，当前层次端口名，…）；

第四章

1、简述Quartus II的设计流程。
答：Quartus II的设计过程包括设计 项目的建立与设计的输入、设计编译、设计校验
（仿真和定时分析）、器件编程四个步骤。
设计输入：可以采用原理图输入、HDL语言描述、及波形输入等几种方式。
设计编译：先根 据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择
等。然后根据设定的参数和策 略对设计项目进行网表提取、逻辑综合和器件适
配，并产生报告文件、延时信息文件及编程文件，供分析 仿真和编程使用。
设计校验（项目仿真）：包括功能仿真、时序仿真和定时分析，可以利用软件的仿真 功能来
验证设计项目的逻辑功能是否正确。
器件编程与验证：用经过仿真确认后的编程文件通 过编程器（Programmer）将设计下载到实

际芯片中，最后测试芯片在系统中的 实际运行性能。
在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重
复上述过程。
或者：
步骤1：建立工作库文件夹；
步骤2：编辑设计文件；
步骤3：存盘，注意实体名与文本取名一致；
步骤4：创建工程；
步骤5：选择目标器件；
步骤6：启动编译；
步骤7：建仿真波形文件；
步骤8：仿真测试和波形分析；
步骤9：引脚锁定并编译；
步骤10：编程下载配置；
步骤11：硬件测试。

2、设计项目的验证有哪几种方法？
答：包括功能仿真、时序仿真和定时分析。
功能仿真又称前仿真，是在不考虑器件延时的理想情况下的一种项目验证方法，通过功
能仿真来 验证一个项目的逻辑功能是否正确。
时序仿真又称模拟仿真或后仿真，是在考虑设计项目具体适配器件 的各种延时的情况下
的一种项目验证方法。时序仿真不仅测试逻辑功能，还测试目标器件最差情况下的时 间关系。
定时分析可以分析各个信号到输出端的时间延迟,可以给出延迟矩阵和最高工作频率，
还可分析信号的建立、保持时间。

3、什么叫功能仿真？什么叫模拟仿真？两者有什么区别？
答：功能仿真又称前仿真，是在不 考虑器件延时的理想情况下的一种项目验证方法，通
过功能仿真来验证一个项目的逻辑功能是否正确。时 序仿真又称模拟仿真或后仿真，是在考
虑设计项目具体适配器件的各种延时的情况下的一种项目验证方法 。时序仿真不仅测试逻辑
功能，还测试目标器件最差情况下的时间关系。

4、简述层次结构设计的优点。
答：层次化设计是一种模块化的设计方法，设计人员对设计的 描述由上至下逐步展开，符合
常规的思维习惯；由于顶层设计与具体的器件和工艺无关，因此易于在各种 可编程逻辑器件
中间进行移植。
层次化的设计方法可以使多个设计人员同时进行操作。有利于 对设计任务进行合理的分
配并用系统工程的方法对设计进行管理。

5、在数字系统设计中锁定引脚的作用是什么？
答：将设计文件中的输入、输出信号定位到所选器件的具体物理管脚上。

第五章


名词解释
FPGA 现场可编程门阵列 CPLD
EDA 电子设计自动化 IP
SOC 单芯片系统
FPGA 现场可编程门阵列
LUT 查找表
EDA 电子设计自动化
Synthesis 综合
LPM 参数可定制宏模块库
VHDL 超高速集成电路硬件描述语言
RTL 寄存器传输级
SOPC 可编程片上系统
EAB 嵌入式阵列块
ASIC 专用集成电路
RTL 寄存器传输级
UART 串口（通用异步收发器）
ISP 在系统编程
IEEE 电子电气工程师协会
LAB 逻辑阵列块

复杂可编程逻辑器件
知识产权核