试比较动态RAM与静态RAM的优缺点
教师资格证入口-浙江省财政厅会计报名网
第六章
3、试比较动态RAM与静态RAM的优缺点。
答：静态RAM用触
发器存储信息，各要不断电，信息就不会丢失，不需要
刷新，但静态RAM集成度低，功耗大。
动态RAM用电容存储信息，为了保持信息必须每隔1~2ms就要对高电平电
容重新充电，称为刷新
，因此必须含有刷新电路，在电路上较复杂，但动态RAM
集成度高，且价格便宜。
5、当CPU与低速存储器接口时，通常采用什么方法进行速度匹配？举例。
答：通常采用的
方法是使用“等待申请”信号，该方法是与CPU设计时设
置一条“等待申请”输入线。若与CPU连接
的存储器速度较慢，使CPU在规定
的读写周期不能完成读写操作，则在CPU执行访问存储器指令时，
由等待信号
发生器向信号CPU发生“等待申请”信号，使CPU在正常的读写周期之外再插
入
一个或几个等待周期，以使通过改变指令的时钟周期使系统速度变慢，从而达
到与慢速存储器匹配的目的
。
例如，8086CPU中的READY（准备就绪）输入线就是为协调CPU与存储
器或I
0端口之间的速度而设计的一条系统状态请求线。
8、用1024×1位的RAM芯片组成
16K×8位的存储器，需要多少个芯片？分为
多少组？共需多少根地址线？地址线如何分配？试画出与
CPU的连接框图。
解：（1）共需要16×8=128个芯片
（2）对此题，按照“8个一组”原则，应分为16组
（3）∵地址线数R=log
2
P，P为存储单元数
∴K=log
2
（16×1024）=14
即需要14根地址线
（4）可采用部分译码法对地址线进行分配：
将A
0
~A
9
作为内存寻址；A
10
~A
13
作为片选信号；A
14
、
A
15
任意如下图地
址分配表：
芯片组合
片选信号A
13
~A
10
地址范围A
13
~A
0
1 0000
0000
S
0000
1111111111
0001
S
0001
1111111111
0010
S
2 0001
3 0010
4 0011
5 0100
6 0101
7
0110
8 0111
9 1000
1001
1010
1011
1100
1101
0010
1111111111
0111
S
0111
1111111111
0100
S
0100
1111111111
0101
S
1111111111
0101
0110
S
1111111111
0110
0111
S
1111111111
0111
1000
S
1000
1111111111
1001
S
1001
1111111111
1010
S
1010
1111111111
1011
S
1111111111
1011
1100
S
1111111111
1100
1101
S
1101
1111111111
10
11
12
13
14
15 1110
1110
S
1110
1111111111
1111
S
1111
1111111111
16 1111
（5）与CPU的连接框图如下所示：
4-16译码器由74LS138扩展获得
9、DRAM接口电路与SRAM接口电路的主要区别是什么？
答：（1）在存储原理上不同
：DRAM芯片中的存储元是靠栅极上的电高的
电荷存储信息的，时间一长将会引起信息丢失，所以必须
定时刷新，而SRAM
芯片则不需要刷新；
（2）DRAM芯片的集成度高，存储容量大，使
引脚数量不够用，故地址输入一
般采用两路复用锁存方式。从而DRAM接口比SRAM接口要复杂。<
br>
第六章
3、试比较动态RAM与静态RAM的优缺点。
答
：静态RAM用触发器存储信息，各要不断电，信息就不会丢失，不需要
刷新，但静态RAM集成度低，
功耗大。
动态RAM用电容存储信息，为了保持信息必须每隔1~2ms就要对高电平电
容重
新充电，称为刷新，因此必须含有刷新电路，在电路上较复杂，但动态RAM
集成度高，且价格便宜。
5、当CPU与低速存储器接口时，通常采用什么方法进行速度匹配？举例。
答：
通常采用的方法是使用“等待申请”信号，该方法是与CPU设计时设
置一条“等待申请”输入线。若与
CPU连接的存储器速度较慢，使CPU在规定
的读写周期不能完成读写操作，则在CPU执行访问存储
器指令时，由等待信号
发生器向信号CPU发生“等待申请”信号，使CPU在正常的读写周期之外再插
入一个或几个等待周期，以使通过改变指令的时钟周期使系统速度变慢，从而达
到与慢速存储器
匹配的目的。
例如，8086CPU中的READY（准备就绪）输入线就是为协调CPU与存储器或I0端口之间的速度而设计的一条系统状态请求线。
8、用1024×1位的RA
M芯片组成16K×8位的存储器，需要多少个芯片？分为
多少组？共需多少根地址线？地址线如何分配
？试画出与CPU的连接框图。
解：（1）共需要16×8=128个芯片
（2）对此题，按照“8个一组”原则，应分为16组
（3）∵地址线数R=log
2
P，P为存储单元数
∴K=log
2
（16×1024）=14
即需要14根地址线
（4）可采用部分译码法对地址线进行分配：
将A
0
~A
9
作为内存寻址；A
10
~A
13
作为片选信号；A
14
、
A
15
任意如下图地
址分配表：
芯片组合
片选信号A
13
~A
10
地址范围A
13
~A
0
1 0000
0000
S
0000
1111111111
0001
S
0001
1111111111
0010
S
2 0001
3 0010
4 0011
5 0100
6 0101
7
0110
8 0111
9 1000
1001
1010
1011
1100
1101
0010
1111111111
0111
S
0111
1111111111
0100
S
0100
1111111111
0101
S
1111111111
0101
0110
S
1111111111
0110
0111
S
1111111111
0111
1000
S
1000
1111111111
1001
S
1001
1111111111
1010
S
1010
1111111111
1011
S
1111111111
1011
1100
S
1111111111
1100
1101
S
1101
1111111111
10
11
12
13
14
15 1110
1110
S
1110
1111111111
1111
S
1111
1111111111
16 1111
（5）与CPU的连接框图如下所示：
4-16译码器由74LS138扩展获得
9、DRAM接口电路与SRAM接口电路的主要区别是什么？
答：（1）在存储原理上不同
：DRAM芯片中的存储元是靠栅极上的电高的
电荷存储信息的，时间一长将会引起信息丢失，所以必须
定时刷新，而SRAM
芯片则不需要刷新；
（2）DRAM芯片的集成度高，存储容量大，使
引脚数量不够用，故地址输入一
般采用两路复用锁存方式。从而DRAM接口比SRAM接口要复杂。<
br>