渡边淳一语录-个人教学工作总结

《计算机组成原理》课程模拟试题A卷
一、单项选择题
1. 计算机操作的最小单位时间是__A____。




A．时钟周期；
B．指令周期；
C．CPU 周期；
D．中断周期。
2. 一个16K×32 位的存储器，其地址线和数据线的总和是___B___ 。




A．48；
B．46；
C．36；
D．32．
3. 在单总线结构的CPU 中，连接在总线上的多个部件___B___。
A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收
数据；
B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收
数据；
C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；
D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。
4. 存储字长是指__B____ 。
A．存放在一个存储单元中的二进制代码组合个数；
B．存放在一个存储单元中的二进制代码位数；
C．存储单元的个数；
D．机器指令的位数。
5. 下列器件中存取速度最快的是 C 。




A．Cache；
B．主存；
C．寄存器；
D．辅存。

6. 主存和CPU 之间增加高速缓冲存储器的目的是____A__ 。




A．解决CPU 和主存之间的速度匹配问题；
B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；
D．扩大辅存容量。
7. 下述说法中__C____是正确的。



A．半导体RAM 信息可读可写，且断电后仍能保存信息；
B．半导体RAM 属于易失性存储器，但静态RAM 中的存储信息是不易失的；
C．半导体RAM属于易失性存储器，其中静态RAM 只有在不掉电时，所存
储的信息是不易失的；
D. 半导体ROM虽然是只读存储器，但断电后信息仍会丢失。
8. DMA 方式的接口电路中有程序中断部件，其作用是___C___。




A．实现数据传送；
B．向CPU 提出总线使用权；
C．数据传输结束时向CPU发送中断请求；
D．实现周期挪用。
9. 在中断周期中，将允许中断触发器置“0”的操作由___A___完成。




A．硬件；
B．关中断指令；
C．开中断指令；
D．软件
10. 计算机中表示地址时，采用___D___。




A．原码；
B．补码；
C．反码；
D．无符号数。
11. 运算器由许多部件组成，其核心部分是___B___ 。


A．数据总线；
B．算术逻辑运算单元；

C．累加寄存器；
D．多路开关。
12. 当定点运算发生溢出时，应该执行以下操作___C___。




A．向左规格化；
B．向右规格化；
C．发出出错信息；
D．舍入处理。
13. 某计算机字长是16 位，存储容量是1MB，按字编址，它的寻址范围是__A___。




A．512K；
B．1M；
C．512KB；
D．1MB。
14. 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是___C__ 。




A．直接、立即、间接；
B．直接、间接、立即；
C．立即、直接、间接；
D．立即、间接、直接。
15. 以下叙述中错误的是___B___ 。




A．指令周期的第一个操作是取指令；
B．为了进行取指令操作，控制器需要预先得到相应的指令；
C．取指令操作是控制器自动进行的；
D．指令第一字节含操作码。
16. 在二地址指令中 C 是正确的。




A．指令的地址码字段存放的一定是操作数；
B．指令的地址码字段存放的一定是操作数地址；
C．运算结果通常存放在其中一个地址码所提供的地址中；
D．指令的地址码字段存放的一定是操作码。
17. DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束
后， CPU 再恢复工作，这种情况称作____A__。

A．停止CPU 访问主存；
B．周期挪用；
C．DMA 与CPU 交替访问；
D．DMA。
18. 在CPU 的寄存器中，__B____对用户是完全透明的。




A．程序计数器；
B．指令寄存器；
C．状态寄存器；
D．通用寄存器。
19. 以下叙述___C___是正确的。




A．外部设备一旦发出中断请求，便立即得到CPU 的响应；
B．外部设备一旦发出中断请求，CPU 应立即响应；
C．中断方式一般用于处理随机出现的服务请求；
D．程序查询用于键盘中断。
20. 微程序放在___B___ 中。





二、计算题
A．存储器控制器；
B．控制存储器；
C．主存储器；
D．Cache。
1、设机器数字长为8位（含1位符号位在内），写出真值-1364对 应
的原码、反码和补码形式；
解：首先写出真值-1364的二进制代码形式：即-1364=
1）该真值对应的原码：
2）由原码求出对应的反码：
3）由原码求出对应的补码：。

2、已知X = ，Y = +，
1）求[X+Y]
补
和[X-Y]
补
， 采用双符号位方案判别运算结果是否溢出。
解：
采用双符号位方案，[X]

补
=，[Y]

补
=，[-Y]

补
=
则：[X+Y]
补
=[X]

补
+[Y]

补
=+=，运算结果的两个符号位相同，无溢出。
[X-Y]
补
=[X]

补
+[-Y]

补
=+=，运算结果的两个符号位不相同，溢出。
2）计算[X×Y]原=写出详细计算步骤。
设寄存器A=（初始部分积）
B=|X|=（存放被乘数）, C=|Y|=.11011（存放乘数）
步数 条件 操作 A C C
n
←判断位
.11011
第1步 C
n
=1 +B +

→
第2步 C
n
=1 +B +

→
第3步 C
n
=0 +0 +

→
第4步 C
n
=1 +B +

→
第5步 C
n
=1 +B +

→ 10111
加符号位S
X
S
Y
=1，得原码乘法的乘积为[X×Y]
原
=

3 、已知X=2
–011
×，Y=2
–010
×（–）
用浮点规格化补码加法求[X+Y]
补
（阶码、尾数均用补码表示），
要求写出计算步骤。
解：
[X]
补
=1,101， [Y]
补
=1,110， 浮点补码格式
1）判零，对阶，X
尾
右移 阶码加1，[X]
补
=1,110，。対阶后尾数
求和，[X+Y]
补
=1,110， 。
2）尾数规格化 [X+Y]
尾
左移 2位， 阶码减2，得最后结果：
[X+Y]
补
=1,100，，即X+Y=2
–100
×( -

三、简答题
1、中断响应的条件是什么中断响应主要完成哪些操作
参考答案：
CPU响应中断的条件如下：
1）有中断请求；
2）CPU允许中断，即中断允许状态IF=1（或EINT=1）；
3）一条指令执行结束。
中断响应主要完成的操作包括：
1）保护程序的断点；
2）关中断；
3）转中断服务程序入口。
上述操作，在中断周期中，由硬件（中断隐指令）完成。
2、简要说明动态RAM的各种刷新方式及其特点。
参考答案：
动态RAM的刷新方 式有集中式刷新、分散式刷新、异步式刷
新和透明式刷新等四种方式。

集中式 刷新的特点：在最大刷新间隔时间内，集中安排一段时间进行刷新。
其缺点是进行刷新时必须停止读、写 操作。这对主机而言是个“死区”
分散式刷新的特点：刷新工作安排在系统的存取周期内进行，对主机 而言不
再有“死区”。但该方式加长了系统的存取周期，存在无谓刷新，降低了整机运
行效率。 因此，分散方式刷新不适用于高速存储器。
异步式刷新的特点：结合了上述两种方式的优点，充分利用 了最大刷新间隔。
相对于分散式刷新而言，它减少了刷新次数；相对于集中方式来说，主机的“死
区”又缩短很多。因此，这种方式使用得比较多。
透明式刷新的特点：该方式不占用CPU时间，对 CPU而言是透明的操作；
但控制线路复杂。

3、比较组合逻辑控制方式和微程序控制方式的优缺点。
参考答案：
1）组合逻辑 控制器的优点是运行速度快，缺点是设计与实现复杂，调试或
修改困难，但随着EDA工具的成熟，该缺 点已得到很大缓解。
2）微程序的控制器的优点是结构规整，设计效率高，易于修改，适用于实
现系列计算机产品的控制器，缺点是运行速度慢。

四、分析设计题
1、采用4K×8 的RAM芯片，构成8K×16的存储器。
1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。
2）用十六进制写出该存储器占用的地址空间。

2、设 CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，
R是读控制标志，PC具有自动加 1功能。此外，还有B、C、E、F、H、L等6个
寄存器，它们各自的输入端和输出端都与内部总线B us相连，并分别受控制信号
控制。对于指令ADD B，C（指令功能：（B）+（C）→B，二者均 为寄存器直接寻
址方式），要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指
令开始）

W
R
存储器
MAR
CPU
微操作命令 形成部件
IR
+1
PC
BC
EFH
L
内部总线Bu s
MDRACC
R
1
ALU
R
2

《计算机组成原理》课程模拟试题B卷

一、单项选择题
1．CPU 响应中断的时间是___C____。
A．中断源提出请求 B．指令的取指周期结束
C．指令的执行周期结束 D．指令的间址周期结束
2. 在运算器中不包含___D____。
A．状态寄存器 B．内部数据总线
C．ALU D．地址寄存器
3. 总线中地址线的作用是___C____。
A．只用于选择存储器单元；
B．由设备向主机提供地址；
C．用于选择指定存储器单元和IO 设备接口电路的地址；
D．即传送地址又传送数据。
4．存取周期是指__B_____。
A．存储器的写入时间；
B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间；
D．指令执行时间。
5．存放欲执行指令的寄存器是___D____。
A．MAR；
B．PC；
C．MDR；
D．IR。
6．计算机中表示地址时，采用___D____。
A．原码；
B．补码；
C．反码；
D．无符号数。

7．采用变址寻址可扩大寻址范围，且___C____。
A．变址寄存器内容由用户确定，在程序执行过程中不可变；
B．变址寄存器内容由操作系统确定，在程序执行过程中可变；
C．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变.
8．一个512KB 的存储器，其地址线和数据线的总和是____C___。
A．17；
B．19；
C．27；
D．29。
9．设机器字长为64 位，存储容量为128MB，若按字编址，它的寻址范围是
___B___。
A．16MB；
B．16M；
C．32M；
D．32MB。
10．在浮点机中，判断补码规格化形式的原则是___C____。
A．尾数的符号位与第一数位不同；
B．尾数的第一数位为1，数符任意；
C．尾数的符号位与第一数位相同；
D．阶符与数符不同。
11．IO 与主机交换信息的方式中，中断方式的特点是___C____。
A．CPU 与设备串行工作，数据传送与主程序串行工作；
B．CPU 与设备串行工作，数据传送与主程序并行工作；
C．CPU 与设备并行工作，数据传送与主程序串行工作；
D．CPU 与设备并行工作，数据传送与主程序并行工作。
12．设寄存器内容为，若它等于-127，则为___B____。
A．原码；
B．补码；

C．反码；
D．移码。
13．在程序的执行过程中，Cache 与主存的地址映象是由 ___D____。
A．程序员调度的；
B．操作系统管理的；
C．由程序员和操作系统共同协调完成的；
D．硬件自动完成的。
14．IO 采用统一编址时，进行输入输出操作的指令是____C___。
A．控制指令；
B．访存指令；
C．输入输出指令；
D．程序指令。
15．在二地址指令中_______是正确的。
A．指令的地址码字段存放的一定是操作数；
B．指令的地址码字段存放的一定是操作数地址；
C．运算结果通常存放在其中一个地址码所提供的地址中；
D．指令的地址码字段存放的一定是操作码。
16．总线的异步通信方式___A____。
A．不采用时钟信号，只采用握手信号；
B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；
D．采用时钟信号，不采用握手信号。
17．CPU 不包括___C____。
A．地址寄存器；
B．指令寄存器IR；
C．地址译码器；
D．通用寄存器。
18．当定点运算发生溢出时，应该执行以下操作____C___。
A．向左规格化；

B．向右规格化；
C．发出出错信息；
D．舍入处理。
19．在中断周期中，由____D___将允许中断触发器置“0”。
A．关中断指令；
B．机器指令；
C．开中断指令；
D．中断隐指令。
20．下述说法中___B____是正确的。
A．EPROM 是可改写的，因而也是随机存储器的一种；
B．EPROM 是可改写的，但它不能用作为随机存储器用；
C．EPROM 只能改写一次，故不能作为随机存储器用；
D．EPROM 是可改写的，但它能用作为随机存储器用。

二、计算题
已知x = ，y = +，机器数的符号位采用双符号位表示。
求 1．[X ]
原
= [Y]
原
=
2．[X ]
补
= [Y]
补
=
3．[X+Y]
补

= [X-Y]
补

= 并分别讨论其溢出情况。
参考答案：
1．[X ]
原
=11. 1011 [Y]
原
=
2．[X ]
补
= [Y]
补
=
3．[X+Y]
补

=[X ]
补

+[Y]
补
= += 结果的两个符号位相同，无溢出。
[X-Y]
补

=[X ]
补

+[-Y]
补
= +=结果的两个符号位不相同，为10，产生下溢。


三、简答题
1、IO设备与主机交换信息时，共有哪几种控制方式简述它们的特点。

参考答案：
IO设备与主机交换信息时，共有5种控制方式：程序查询方式、 程序中断方式、DMA
方式、IO通道方式和IO处理机方式。其中前3种方式是基本的且广泛应用的控 制方式。
程序查询方式的特点：控制简单，硬件开销小；CPU与外设是串行工作的，系统效率
低。适用于CPU不太忙且传送速度要求不太高的场合。
程序中断方式的特点：CPU和外设可并行 工作，提高了CPU的效率，不仅适于主机和
外设之间的数据交换，还特别适于对外界随机事件的处理。 适用于CPU较忙，传送速度不
太高的系统中，尤其适合实时控制及紧急事件的处理。
DMA 方式的特点：完全由硬件（DMA控制器）负责完成信息交换，信息传递从以CPU
为中心，转为以内存 为中心，CPU和外设可并行工作，对高速大批量数据传送特别有用。但
缺点是只能进行简单数据交换， 电路结构复杂，硬件开销大。

2、说明微程序控制器的基本工作原理。
参考答案：
1）将控制器所需要的微操作命令，以微代码的形式编成微指令，存在专门
的控制存储器中；
2）CPU执行机器指令时，从控制存储器中取出微指令；
3）对微指令中的操作控制字段进行解释，即产生执行机器指令所需的微操
作命令序列。
3、试比较静态RAM和动态RAM的特点。
参考答案：

1）静态RAM 的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功
耗较大，集成度较低，速度快，每位价格高 ，适合于作Cache或存取速度要求较
高的小容量主存。
2）动态RAM的特点：依靠电容 存储电荷来保存信息，需刷新电路进行动态
刷新；功耗较小，集成度高，每位价格较低，适合于作大容量 主存。

四、分析设计题
1、采用1K×4 的RAM芯片，构成4K×8的存储器。
1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数

2）用十六进制写出该存储器占用的地址空间。
2、单总线结构主机框图如下，存储器按字编址。指令格式为:
ADD R
0
,（R
3
）；
源操作数R
3
为寄存器间接 寻址，目的操作数R
0
为寄存器直接寻址。操作形式为：
(
(
R0
)+((
R
3
))→
R
0
)。写出该指令的 执行流程(从取指令开始)。

微命令形
成部件
R0
R1
IR
MEM
MAR
MBR
T1
Y
T2
ALU
PC
R2
R3
Z





Bus
《计算机组成原理》课程模拟试题C卷
一、单项选择题
1. 冯·诺伊曼机的基本特征是___B___。

A．采用十进制表示数据和指令；
B．预先存储程序；
C．堆栈操作；
D．存储器按内容选择地址。
2. 下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括运算器、控制器、存储器、输入设备和输出设备等五
大 组成成部分；
C．所有的数据运算都在CPU 的控制器中完成；
D．以上答案都正确。
3. ____C__可区分存储单元中存放的是指令还是数据。
A．存储器；
B．运算器；
C．控制器；
D．用户。
4. 总线的异步通信方式___A___。
A．不采用时钟信号，只采用握手信号；
B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；
D．既采用时钟信号，又采用握手信号。
5. 存放欲执行指令的寄存器是___D __ 。
A．MAR；
B．PC；
C．MDR；
D．IR。
6. 一个16K×32 位的存储器，其地址线和数据线的总和是___B___ 。



A．48；
B．46；
C．36；

D．32。
7. 常用的虚拟存储器寻址系统由__A____两级存储器组成。
A．主存－辅存；
B．Cache－主存；
C．Cache－辅存；
D．主存—硬盘。
8. DMA 接口____B__ 。
A．可以用于主存与主存之间的数据交换；
B．内有中断机制；
C．内有中断机制，可以处理异常情况；
D．内无中断机制
9. 主机与设备传送数据时，采用____C__，主机与设备是串行工作的。
A．程序查询方式；
B．中断方式；
C．DMA 方式；
D．通道。
10. 微程序放在___B___ 中。
A．存储器控制器；
B．控制存储器；
C．主存储器；
D．Cache。
11. 计算机中有关ALU 的描述，__D____是正确的。
A．只做算术运算，不做逻辑运算；
B．只做加法；
C．能存放运算结果；
D．以上答案都不对。
12. 设寄存器内容为80H，若它对应的真值是–127，则该机器数是 B 。
A．原码；
B．补码；

C．反码；
D．移码。
13. 浮点数的表示范围和精度取决于__C____。
A．阶码的位数和尾数的机器数形式；
B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数；
D．阶码的机器数形式和尾数的机器数形式。
14. 由于CPU 内部操作的速度较快，而CPU 访问一次存储器的时间较长，因
此机器周期通常由一个____A__来确定。
A．指令周期；
B．存取周期；
C．间址周期；
D．执行周期。
15. 用以指定待执行指令所在地址的是____C__。
A．指令寄存器；
B．数据计数器；
C．程序计数器；
D．累加器。
16. 一条指令中包含的信息有 C 。
A．操作码、控制码；
B．操作码、向量地址；
C．操作码、地址码；
D. 操作码、条件码。
17. 存取周期是指____C__ 。
A．存储器的写入时间；
B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间；
D．指令执行时间。。
18. 变址寻址方式中，操作数的有效地址是___ C___ 。

A．基址寄存器内容加上形式地址（位移量）；
B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；
D．寄存器内容加上形式地址。。
19. 中断向量可提供__C____ 。
A．被选中设备的地址；
B．传送数据的起始地址；
C．中断服务程序入口地址；
D．主程序的断点地址。
20. 微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）
方式是___ B___。
A．字段直接编码；
B．直接编码；
C．混合编码；
D．字段间接编码。

二、计算题
1、将十进制数
10
转换成二进制数、八进制数和十六进制数。
2、已知x = ,y = ，符号用双符号位表示。求 [X+Y]
补

= [X-Y]
补

= 并分别讨
论其溢出情况。
参考答案：
1．
10
=
2
=
8
=
16

2．[X ]
补
= [Y]
补
=
[X+Y]
补

=[X ]
补

+[Y]
补
= += 结果的两个符号位相同，无溢出。
[X-Y]
补

=[X ]
补

+[-Y]
补
= +=结果的两个符号位不相同，为01，产生下溢。

三、简答题
1、以硬盘读写为例，说明在主机和外设之间进行数据传送，为什么需要采用DM A

方式
参考答案：
一些高速外设，如硬盘、光盘等IO设备，经常 需要和主存进行大批量的数
据交换；若采用程序查询方式或程序中断方式来完成，即通过CPU执行程序 来
完成数据交换，速度较慢，极可能造成数据的丢失，因而不能满足批量数据的高
速传递需求。 因此，需要借助于硬件，比如DMA控制器来实现主存和高速外设
之间的直接数据传送。
2、计算机中设置Cache的作用是什么能否扩大Cache的容量并取代主存，为什
么
参考答案：
1）计算机中设置Cache主要是为了解决CPU和主存速度不匹配的问题，在
存储系统中对CPU访存起加速作用。Cache和主存构成了Cache-主存存储层次，
从 CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器 的高速度和低成本之间的矛盾；
2） 不能把Cache的容量扩大到最后取代主存，主要是因为C ache通常由价
格昂贵的双极型半导体器件构成，其每位价格远远高于普通的MOS型半导体器
件构成的主存。若将其容量扩充到主存的容量，整个存储系统的成本会大幅度上
升，因此不能取代主存 。
3、CPU中设有哪些寄存器各寄存器的位数由何因素确定
参考答案：
1）C PU中的寄存器主要包括通用寄存器，程序计数器PC，指令寄存器IR，
存储器地址寄存器MAR，存 储器数据寄存器MBR和状态标志寄存器等。
2）PC和MAR的位数取决于要访问的地址空间的大小 。IR的位数取决于指
令字长。通用寄存器及存储器数据寄存器MBR的位数取决于操作数（或操作数< br>地址）的基本字长。

四、分析设计题
1、采用2K×4 的Intel 2114 RAM芯片，构成8K×8的存储器。

1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。
2）用十六进制写出该存储器占用的地址空间。

2、设CPU中各部件及其相互连 接关系如下图所示。图中W是写控制标志，R是
读控制标志，PC具有自动加1功能。此外，还有B、C 、E、F、H、L等6个寄存
器，它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信 号控制。
对于指令SUB E，@H（指令功能：(E)-((H)) →E，源操作数为寄存器间接寻 址），
要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指令开始）
W
R
存储器
MAR
CPU
微操作命令形成部件
IR
+1PC
BC
EFH
L
内部总线Bus
MDRACC
R1
ALU
R
2