关于思念家乡的作文-学前班语言教学计划

1.
2.
3.
4.
若二进制数为 ，则该数的十进制表示为（ B： ）。
为二进制补码，该数的真值为（ C +58 ）。
01000110为二进制补码, 该数的真值为（ A +70 ）。
8位二进制数的原码表示范围为（ C -127 ～ +127 ）。
5. n位二进制数的原码表示范围为（ C
2
n1
1~2
n1
1
）。
6. 8位二进制数的反码表值范围为（ C -127～ +127 ）。
7. n位二进制数的反码表示范围为（ C
2
n1
1~2
n1
1
）。
8. 8位二进制数的补码表值范围为（ B -128 ～ +127 ）。
9. n位二进制数的补码表示范围为（ B
2
n1
~2
n1
1
）。
10. 8位二进制数的无符号数表值范围为（ A 0 ～ 255 ）。
11. 决定计算机主要性能的是（ A 中央处理器 ）。
12. MIPS用来描述计算机的运算速度，含义是（ C 每秒执行百万条指令 ）。
13. 完整的计算机系统应包括（ D 硬件设备和软件系统）。
14. 计算机硬件主要由CPU、内存、IO设备和（ B三总线 ）组成。
15. 包含在8086CPU芯片内部的是（ A 算术逻辑单元）。
16. 在机器数（ B 补码）中，零的表示形式是惟一的。
17. 程序计数器PC的作用是（ A 保存将要执行的下一条指令的地址）。
18. 8086当前被执行的指令存放在（ D CS：IP ）。
19. 运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（ D相加结果的符号位与两同号加数的符
号位相反则产生溢出）。
20. 8086中，存储器物理地址形成算法是（ B段地址左移4位1610H+偏移地址 ）。
21. 下列逻辑地址中对应不同的物理地址的是（ 03E0H：0740H ）。
A：0400H：0340H B：0420H：0140H D：03C0H：0740H
22. 存储字长是指（ B 存储单元中二进制代码个数）。
23. 8086系统中，每个逻辑段的最多存储单元数为（ C 64KB ）。
24. 若某CPU具有64GB的寻址能力，则该CPU的地址总线宽度为（ 36 ）。
25. 下列数中最小的数是（ A (1011011)
2
）。
26. 指令队列具有（ D 暂存预取指令 ）的作用。
27. 指令队列工作方式为（ A 先进先出 ）。
28. 堆栈存储器存取数据的方式是（ C 先进后出）。
29. 8086系统中，一个栈可用的最大存储空间是（ B 64KB ）。
30. 8086CPU有（ C 8 ）个8位的通用寄存器。
31. 8086CPU共有（ D 14）个16位寄存器。
32. 某补码表示的8位二进制整数由5个1和3个0组成，则其可表示的最小值是 （ A -113 ）。
33. 16个字数据存储区的首址为70A0H：DDF6H，末字单元的物理地址为（ C：7E814H ）。
34. 8个字节数据存储区的首址为70A0H：DDF6H，末字节单元的物理地址为（ D：7E7FDH ）。
20
35. 用MB表示存储器容量时，1MB等于（ C 2个字节）。
1. 8086与外设进行数据交换时，常会在（ T
3
）后进入等待周期T
w
。
2. 下列说法中属于最小工作模式特点的是（ A CPU提供全部的控制信号）。
3. 下列说法中属于最大工作模式特点的是（ C 需要总线控制器8288 ）。
4. 8086 CPU中，需要（ B 2 ）片数据总线收发器芯片8286。
5. 8086CPU中，需要（ C 3 ）片地址锁存器芯片8282。
6. 从8086存储器中读取非规则字需要（ B 2 ）个总线周期。
7. 从8086存储器中读取奇地址存储的字节需要（ A：1 ）个总线周期。
8. 下列说法中，不正确的是（ C 栈底是堆栈地址较小的一端）。
9. 在8086系统中，用控制线（ D MIO ）实现对存储器和IO接口的选择。
10. CPU对存储器访问时，地址线和数据线的有效时间关系为（ B 地址线先有效）。
11. 8086 CPU共有（ D 21 ）根分时复用总线。

12. 关于8086 CPU存储器管理的叙述中，错误的是（ D：每个段的起始地址必须被32整除 ）。
13. 现行数据段位于存储器B0000H到B0F FFH字节单元，则段寄存器DS的内容及该段长度(字节数)分别为（ A：
B000H，1000H ）
14. 目标程序中将逻辑地址转换成物理地址称为（ B：地址重定位 ）。
15. 8086CPU中，时钟周期、指令周期和总线周期的费时长短的排列是（指令周期＞总线周期＞时钟周期）。
16. 8086CPU从功能结构上看，是由（ D执行单元和总线接口单元 ）组成
17. 计算机中保护断点和现场应使用（ 堆栈 ）。
18. 下列寻址方式中，需要执行总线周期的为（ D 存储器寻址）。
19. 如果指令中的地址码就是操作数的有效地址，那么这种寻址方式称为（ B：直接寻址 ）。
20. 若寄存器中的数左移2位且无溢出，则新数值是原数值的（ C：4倍 ）。
21. 若寄存器中的数右移1位且无1数移出，则新数值是原数值的（ B：12倍 ）。
22. 若要使寄存器AL中的高 4 位不变，低 4 位清0，使用指令（ B：AND AL，0F0H ）。
23. 若要使寄存器AL中的高 4 位不变，低 4 位置1，使用指令（ C：OR AL，0FH ）。
24. 下列指令中，能实现AL寄存器清零的指令有（ C：3 ）条。
CMP AL，AL； SUB AL，AL； XOR AL，AL； MOV AL，0；
25. 在堆栈内，有效 地址为2500H到2505H单元内依次存放10H、20H、30H、40H、50H、60H六个数，已知 SP=2502H，
执行POP BX指令后，有（ B：SP=2504H、BX=4030H ）。
26. 设（AX）=1000H，（BX）=2000H，则在执行指令“SUB AX，BX”后，标志位CF和ZF的值分别为（1，0）
27. 8086 CPU的输入输出指令的最大直接寻址能力为（ D：256 ）个端口地址。
28. 在8086的IO指令中，间接端口寄存器是（ B：DX ）。
对于指令MOV AX，[1000H]，（ A：执行结果为：将1000H和1001H单元内容送入AX ）描述是正确的。
29. 下列指令中，正确的指令是（ A：MOV AX，20H ）。
30. 下列指令中，正确的指令是（ C：MOV AX，DATA ）。
31. 下列指令中，不正确的指令是（ D：MOV AX，[CX] ）。
32. 下列指令中, 不正确的指令是（ B MOV AL，[BL] ）。
33. 下列指令中，不正确的指令是（ D：MOV AX，[BX + CX] ）。
34. 下列指令中，不正确的指令是（ A：MOV [SI+BX]，1020H ）。
35.
指令MOV AX，[BX] 中，源操作数的缺省段是（ A：DS ）。

36. 指令PUSH [BX] 中，目的操作数的段寄存器是（ C：SS ）。
37. 汇编源程序文件的扩展名是（ C：*．ASM ）。
38. 通常所说的32位机是指（ A CPU字长为32位）。
39. 8086 CPU复位后, 下列寄存器的值为（ CS = FFFFH、IP = 0000H ）。
40. 下列说法中，正确的是（ D：EPROM可以改写，但不能取代读写存储器 ）。
41. 下面叙述中，正确的是（ B：RAM在系统工作时即能读也能写 ）。
42. 下面说法中，正确的是（ D：接口电路可传递数据信息，状态信息和控制信息 ）。
43. 下列说法中，错误的是（ C：用1024×8的SRAM芯片组成2KB存储器，应扩展位线 ）。
44. 8086 CPU中，关于存储器的叙述，错误的是（ D：一次读写操作仅能访问一个存储器单元 ）。
45. 断电后，存储的资料会丢失的存储器是（ A：RAM ）。
46. 需要进行刷新的存储器是（ D：DRAM ）。
47. 当扩充存储容量时，采用（ 地址串联 ）的方法
48. 若256KB的SRAM有8条数据线，则它有（ B：18条 ）地址线。
49. 某SRAM芯片容量为8K×8，组成32KB存储系统所用芯片数为（ B：4片 ）。
50. 用容量64K×1的RAM芯片构成1MB的存储器系统需要芯片数为（ D：128 ）。
51. 容量为8KB的SRAM的起始地址为2000H，则终止地址为（ D：3FFFH ）。
52. 存储器系统中10KB RAM的寻址范围为（ B：0000H~27FF H ）。
53. RAM 芯片容量为2K×8，其片内地址选择线和数据线分别是（ A：A0～A10和D0～D7 ）。
54. CPU的IO传送控制方式中，效率高、实时性强的方式是（ D：中断传送 ）。
55. CPU的IO传送控制方式中，传送速度最快的方式为（ DMA传送 ）。
56. CPU被动，外设主动的接口方式为（ 中断控制方式 ）。
57. CPU主动，外设被动的接口方式为（ B：查询控制方式 ）。
58. 占用CPU时间最多的数据传送方式是（ 查询 ）。

59. DMA控制器能够实现高速数据传送，主要原因是（ B：直接由硬件完成 ）。
60. 采用条件传送方式时，必须要有（ C：状态端口 ）。


61. 状态信息是通过（ 数据 ）总线进行传送的。
62. 通常一个外设的状态信息在状态端口内占有（ 1 ）位。
63. 中断号 18H 的中断向量表地址的首址为（ B：60H ）。
64. 从8086RAM地址002CH开始存放四个字节中断向量，对应的中断号是（ B：0BH ）。
65. 8086 CPU中断优先级顺序为（ D：软中断、NMI中断、INTR中断 ）。
66. 8086 CPU响应可屏蔽中断的条件是（ IF = 1、与TF无关 ）。
67. 响应NMI请求的必要条件是（ 一条指令结束 ）。
68. 8086 CPU提供的中断类型号有（ D：256个 ）。
69. 8086的中断向量表（ A：是中断服务程序的入口 ）。
70. 8086 若要访问1024个字节端口，需使用（ C：10 ）根地址线。
71. 8086有一个独立的IO空间，该空间的范围是（ 64K ）。
72. 可编程定时计数器8253内含（ 3个 ）个独立的计数器。
73. 某IO接口芯片中的IO端口地址为0330H~033FH，它的片内地址线有（ 4条 ）。
74. 输入接口需要（ 缓冲器 ）。
75. 输出接口需要（ 锁存器 ）。
二、名词解释和简答题
1． 有关中断的所有内容

2． 有关堆栈的所有内容

3． 存储器地址相关内容（物理地址，逻辑地址，段地址，偏移地址）

4． 标志寄存器有关内容

5． 总线周期，时钟周期，分时复用总线

6． 8086 CPU 寻址方式
CPU 寻址方式就是根据指令功能缩规定的操作码如何自动寻找相应的 操作数的方式，主要有以下几种方式：固定
寻址、立即数寻址、寄存器寻址、存储器寻址及其他寻址方式 。
7． 微处理器主要性能指标

8． 半导体存储器分类及特点
按照 使用功能可分为随机存储器（RAM）和只读存储器（ROM），RAM所存储的信息在断开电源时会立即消失， 在
程序执行过程中可以随时读出和写入；ROM断电后不会信息不会丢失，在程序执行过程中只能读出不 能写入。
9． CPU 与外设之间数据传送方式与特点
CPU 与外设之间数据传送方式主要有：程序传送、中断传送、直接存储器存取传送（DMA）
10． EU 和BIU 各自功能，两部分如何协调工作的
BIU即总线接口单元，它是与总线连接的接口部件，基 本功能是根据执行单元（EU）的请求负责CPU与存储器或IO
端口之间的数据传送。在CPU取指令 时，BIU从内存中取指令送到指令队列缓冲器，而在执行指令时，BIU要与指
定的内存单元或IO端 口交换数据。
EU（执行单元）的功能是负责执行指令，执行的指令从BIU的指令队列中取得，执行 指令的结果或执行指令所需
要的数据，都由EU向BIU发出请求，再由BIU经总线控制电路对存储器 或IO端口存取。

工商银行企业网上银行-海南高考总分

白沙壁画-我成功了

2017高考录取-大学读后感范文

七夕节是几号-追星的利与弊

美国唐人街-论语八则

烟花节-名家散文

前台-声学所

要命的数学-兰亭集序原文