第八章 半导体存储器 教学目的： .只读存储器(ROM)电路结构及特点
分手后签名-小九九口诀表
第八章 半导体存储器
教学目的：
1.只读存储器(ROM)电路结构及特点。
2.
随机存取存储器(RAM)的电路结构及特点。
1．了解存储器容量的扩展方法
2．掌握用存储器实现组合逻辑函数的方法
3.多片RAM的字和位同时扩展。
和RAM集成芯片的功能。
教学重点：
1．存储器的种类和各自的特点
2. ROM电路的组成和工作原理
电路的组成、工作原理和主要控制端的功能用存储器设计组合逻辑电路的原理和
方法
教学难点:
ROM存储单元读写方法稍显繁琐RAM电路的工作原理和主要控制端的功能有
一些难度
用存储器实现组合逻辑函数
教学方法：理论教学启发式教学
教学学时：6学时
第一节 概述
一、 存储器的基本概念
存储器是能够存储大量二进制信息的半导体器件，如可以存放各种程
序、数据和资料等。
存储器是数字系统和计算机中不可缺少的组成部分，半导体存储器因具有容量大、体
积小、
功耗低、存取速度快、使用寿命长等特点，在数字系统中应用很广泛。
二、
存储器的分类
半导体存储器的种类很多，按照存取功能的不同，存储器分为只读存储器（Read-
Only
Memory，简称ROM）、随机存取存储器（Read Access Memory，
简称RAM）和可编程逻辑阵列
（PLD）三大类；按照制造工艺分类，存储器可以分为双极型和MOS
型两种；按照应用类型
分为通用型和专用型两种。MOS型存储器以功耗低及集成度高等优势在大容量存
储器中应用
广泛。
第二节 只读存储器
只读
存储器ROM是一种存储固定信息的存储器。其特点是在正常工作状态下只能读取
数据，不能即时修改或
重新写入数据。只读存储器电路结构简单且存放的数据在断电后不会
丢失，特别适用于存储永久性的、不
变的程序码数据，如常数表、函数、表格和字符等，计
算机中的自检程序就是固化在ROM中的。只读存
储器有掩膜ROM、可编程ROM、可改写ROM
等几种不同类型。
一、固定ROM结构及基本原理
1．电路结构
图8.1为典型RO
M的原理结构框图。它主要由地址译码器、存储矩阵和输出电路等几部
分组成。
A
n-1
X
0
地址
译码
器
┇
A
0
┇
存储矩阵
X
m-1
EN
D
k-1
┅ D
0
输出电路
D
k-1
┅ D
0
图8.1
ROM原理结构框图
地址译码器将输入的地址代码译成相应的单元地址控制信号，利用这个信号从存储
矩阵
中选出指定的存储单元，把此单元的数据送给输出电路。
存储矩阵由大量能固定存放一位二进制信息的存储单元组成，每个存储单元都有固定的
地址。
输出电路一般用三态门作缓冲级，提高带负载能力，EN是输出电路的使能端，用于实
现输出的
三态控制，便于和系统总线连接。
掩膜只读存储器，又称固定ROM，这种ROM在制造时，生产厂家
利用掩膜技术把信息写
入存储器中，使用时用户无法更改。掩膜只读存储器可分为二极管ROM、双极型
三极管ROM
和MOS管ROM三种类型。下面主要以二极管掩膜ROM为例介绍ROM的结构和工作原
理。
2．只读存储器的工作原理
ROM是一种编码器，有N个输入端（字线），M个输出端
（位线），其输入地址码和输出
数据间的关系是固定不变的，给一个地址码就输出一个相应的数据。下图
8.2(a)是4×4的
二极管掩膜ROM的结构图，它由2线－4线地址译码器、4×4的二极管存储
矩阵和输出电路
三部分组成。地址译码器采用单译码方式，其输出为4条字选择线W
0
～W
3
，当输入一组地址，
相应的一条字线输出高电平。存储矩阵由二极管或门组成，
有16个存储单元，输出为D
3
～
D
0
，称为位线，在D
3
～D
0
位线上输出的每组4位二进制代码称作一个字。每个十字交叉点代
表一
个存储单元，交叉处有二极管的单元，表示存储数据为“1”，无二极管的单元表示存储
数据为“0”。
输出电路由4个驱动器组成，四条位线经驱动器由D
3
～D
0
输出。
存储
W
0
矩阵
W
1
W
2
W
3
A
0
A
1
W
0
W
1
W
2
W
3
W
0
W
1
W
2
>1 >1 >1 >1
W
3
驱动器
1 1 1 1
R
输出
电路
D
0
D
3
D
2
D
1
D
0
（a）二极管ROM结构
（b）存储矩阵简化阵列图 （c）二极管或门电路
图8.2 4×4
二极管掩膜ROM
ROM的读数过程是据地址码读出指定单元中的数据。例如，当输入地址
码A
1
A
0
=01时，
字线W
1
=1，其余字选择
线为0，W
1
字线上的高电平通过接有二极管的位线使D
1
、D
2<
br>为1，其
他位线与W
1
字线相交处没有二极管，为低电平，是0。所以输出D<
br>3
D
2
D
1
D
0
=0110，根据图8.2
的二极管存储矩阵，可列出全部地址所对应存储单元内容的真值表，如表8.1所示。
表8.1 二极管存储器矩阵的真值表
地 址 数 据
A
1
0
0
1
1
A
0
0
1
0
1
D
3
0
0
1
0
D
2
1
1
0
0
D
1
0
1
0
1
D
0
1
0
1
1
上述
这种ROM的存储矩阵可采用如图8.2(b)所示的简化阵列图表示。字线和位线交叉
处有二极管的画
实心点，表示存储数据“1”，无二极管的交叉点不画点，表示存储数据“0”。
交叉点的数目对应能够
存储的单元数，表示每个存储器的存储容量，记为字线×位线＝容量，
如8K×8=64KB。图8.2
中字线和位线均为4，故其容量为4×4＝16。显然，ROM并不能记忆
前一时刻的输入信息，因此只
是用门电路来实现组合逻辑关系。实际上，图8.2(a)的存储
矩阵和电阻R组成了4个二极管或门，
以D
0
为例，二极管或门电路如图8.2(c)所示，
D
0
=W0
+W
2
+W
3
。
二、可编程只读存储器（Programmable Read-Only
Memory，简称PROM）：
可编程只读存储器是可由用户直接向芯片写入信息的存储器，PRO
M是在固定ROM的基础
上发展而来的。但PROM的缺点是只能写入一次数据，且一经写入就不能再更
改了。
可编程PROM封装出厂前，存储单元中的内容全为“1”，用户可根据需要进行一次性编
程处理，将某些单元的内容改为“0”。图8.3所示是PROM的一种存储单元, 它由三
极管和
低熔点的快速熔丝组成，所有字线和位线的交叉点都接有一个这样的熔丝开关电路。存储矩
阵中的所有存储单元都具有这种结构。出厂时，所有存储单元的熔丝都是连通的，相当于所
有的存储内
容全为“1”。 编程时若想使某单元的存储内容为“0”， 只需选中该单元后，再
在E
C<
br>端加上电脉冲，使熔丝通过足够大的电流，把熔丝烧断即可。但是，熔丝一旦烧断将
不可恢复，也
就是一旦写成“0”后就无法再重写成“1”了，即这种可编程存储器只能进行
一次编程。
可改写的ROM（EPROM、EPROM、Flash Memory）：这
类ROM由用户
写入数据（程序），当需要变动时还可以修
改，使用起来很方便。可改写ROM有紫外线可擦除EPRO
M、
电擦除EPROM和快闪存储器三种类型。
三、只读存储器的应用
1．集成EPROM
集成电路中有多种类型的ROM。
图 8.3 一种PROM存储单元
2716（2K×8位）、2764（8K×8
位）、2732（32K×8位）、……、27512（64K×8位）等EPROM
集成芯片，除存储
容量和编程电压等参数不同外，其它参数基本相同。常用的EPROM芯片主
要技术特性如表8.2所示
。
表8.2 常用的EPROM芯片主要技术特性
型号
容量（KB）
引脚数
读出时间（ns）
最大工作电流（mA）
最大维持电流（mA）
2716
2
24
350～450
2732
4
24
200
100
35
＊
2
W
i
E
C
2
Yi
2764
8
28
200
75
35
＊
27128
16
28
200
100
40
＊
27256
32
28
200
100
40
＊
27512
64
28
170
125
40
＊
＊：EPROM的读出时间视型号而定，一般在100～300ns，表中列出的为典型值。CMOS
EPROM的读出时间快、耗电少，例如，27C256的读出时间仅为120ns、最大工作电流30
mA、
最大维持电流为100μA。表8.3是常用EPROM芯片的操作方式。
表 8.3 EPROM 2716的操作方式
控 制 输 入
操作方式
读
维持
编程
编程校验
编程禁止
功 能
数据输出
高阻态
数据输入
数据输出
高阻态
CSPGM
0
1
1
0
0
OE
0
×
1
0
1
V
PP
5v
5v
25v
25v
25v
V
CC
5v
5v
5v
5v
5v
下面简要介绍常用的可编程EPROM2764集成电路。
2764是一个2
8脚双列直插封装的紫外线可擦除可
编程ROM集成电路。2764共有2个字，存储容量为8K
×8位。其引脚图如图8.4所示。各管脚功能如下：
A
0
～A
12
：13根地址线；
D
0
～D
7
：8根三态数据总线；
13
CE
：片选信号输入线，低电平有效；
OE
：读选通信号输入线，低电平有效；
PGM
：编程脉冲输入线；
V
PP
：编程电源输入线；
V
CC
：主电源输入线，一般为+5V；
10
9
8
7
6
5
4
3
25
24
21
23
2
20
22
27
1
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
A
11
A
12
CE
OE
PGM
V
PP
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
11
12
13
15
16
17
18
19
V
CC
GND
28
14
GND：线路地。
图8.4 2764引脚图
2764有5种操作方式，如表8.4所示。
表 8.4 EPROM2764的操作方式
控 制 输 入
操作方式
编程写入
读出数据
低功能维持
编程校验
编程禁止
功 能
D
0
～D
7
上的内容存入对应的单元
A
0
～A
12
对应单元的内容输出
D
0
～D
7
成高阻态
数据读出
D
0
～D
7
成高阻态
CE
0
0
1
0
1
OE
1
0
×
0
×
PGM
0
1
×
1
×
V
PP
25v
5v
5v
25v
25v
V
CC
5v
5v
5v
5v
5v
2．EPROM的应用
存储器可以用来存放二进制信息，也
可以实现代码的转换、函数运算、时序控制以及
实现各种波形的信号发生器等。下面我们做简单介绍。
ROM可以用来实现各种组合逻辑函数。因为ROM的地址译码器是一个与阵列，存储矩阵
是可
编程或阵列，所以很方便用来实现与—或形式的逻辑函数。具体实现方法是：如图8.5
所示，把ROM
中的n位地址端作为逻辑函数的输入变量，则ROM的n位地址译码器的输出，
是由输入变量组成的2个
最小项,即实现了逻辑变量的“与”运算；ROM中的存储矩阵是把
有关的最小项相或后输出，实现了最
小项的或运算，即形成了各个逻辑函数；与阵列中的垂
直线代表与逻辑，交叉圆点代表与逻辑的输入变量
；或阵列中的水平线代表或逻辑，交叉圆
点代表字线输入。
例8.1用ROM实现下列逻辑函数
n
Y
1
ABAB
Y
2
BCAC
Y
3
ABCC
解：利用
AA
＝1将上述函数式化为标准与－或式：
Y<
br>1
ABAB
0,1,6,7
Y
2
BCAC
0,1,3,4
由
上述标准式可知：函数Y
1
有四个存储单元应为“1”，函数Y
2
也有四个存
储单元应
为“1”，函数Y
3
有五个存储单元应为“1”，实现这三个函数的逻辑图可
表示为图8.5。
Y
3
ABCC
1,2,3,5,7
A
B
C
&
&
& &
W
3
W
2
W
1
W
0
W
7
W
6
W
5
W
4
2
图8.5 例题8.1的逻辑图
& &
& &
≥1
Y
1
Y
2
Y
3
≥1
≥1
例8.2
用PROM组成一个码制变换器，把8421BCD码转换成格雷码，如表8.5所示。
解：把表中的
B
3
、B
2
、B
1
、B
0
定义为地址输入
量，格雷码G
3
、G
2
、G
1
、G
0
定义
为输出量，存储
矩阵的内容由具体的格雷码决定，则该PROM的容量为4×4。按表8.5给定的输出
值对存储
矩阵进行编程，烧断与“0”对应的单元中的熔丝。例如B
3
B
2<
br>B
1
B
0
=0010时，字线W
2
为高电平，
输出为G
3
G
2
G
1
G
0
=0011，
故应保留W
2
和G
1
G
0
交叉点上的熔丝“×”，烧断W<
br>2
和G
3
G
2
交叉点上的
熔丝。据此方法可将表8.
5用图8.6所示的PROM编程图来表示。
表8.5
8421BCD码转换成格雷码
8421 BCD 码 输 入
B
3
0
0
0
0
B
2
0
0
0
0
B
1
0
0
1
1
B
0
0
1
0
1
G
3
0
0
0
0
格 雷 码 输
出
G
2
0
0
0
0
G
1
0
0
1
1
G
0
0
1
1
0
存储器
W
W
0
W
1
W
2
W
3
0
0
0
0
1
1
1
1
1
1
0
0
B
3
0
0
1
1
0
0
B
2
0
1
0
1
0
1
B
1
B
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
1
1
0
0
1
W
4
W
5
W
6
W
7
W
8
W
9
&
W
0
1
1
1
1
W
1
&
&
&
W
2
W
3
W
5
4
&
W
&
W
&
6
W
7
&
8
&
W
W
&
9
&
W
15
输出缓冲器
G
3
G
2
G
1
G
0
图 8.6 ROM实现码制转换
从上述例子看出，用P
ROM能够实现任何与或标准式的组合逻辑函数。实现方法非常简
单，只要将该函数的真值表列出，使其
有关的最小项相或，即可直接画出存储矩阵的编程图。
第三节 随机存取存储器（RAM）
随机存取存储器也称随机读写存储器，可以在任意时刻，对任意
选中的存储单元进行
信息的存入（写）或取出（读）的信息操作，因此称为随机存取存储器。它也是用于
存放二
进制信息，如数据、程序指令和运算的中间结果。
一、 RAM的结构和工作原理 <
br>随机存取存储器的结构框图如图8.7所示，一般由存储矩阵、地址译码器、片选控制和
读写控制
电路等组成。它有四种输入信号：地址输入、读写输入、数据输入输出。
A
0
A
1
存储矩阵
（若干单元）
输入输出
A
i
列地址译码器
A
i+1
A
n-1
图 8.7
RAM结构示意图
存储矩阵也是由一些存储单元排列而成，是一个n行×m列矩阵列，它是存储器的主
体。
存储单元的数目称为存储器的容量。例如，一个容量为256×4（256个字，每个字4位）的
8根列选择线
Y
1
…
Y
0
X
0
X
1
X
2
X
3
…
Y
7
32根
行选择线
X
31
图 8.8 RAM存储矩阵
存储器，共有1024个存储单元，这些单元可排成如图6.8所示的32行×32列的矩阵。
该存储矩阵共需要32根行选择线和8根列选择线。
二、地址译码器
每片RAM
由若干个字组成，每个字由若干位组成，通常信息的读写是以字为单位进行的。
不同的字具有不同的地址
，在进行读写操作时，可以按照地址选择欲访问的单元。地址的选
择是通过地址译码器来实现的。在存储
器中，通常将输入地址译码器分为行地址译码器和列
地址译码器两部分，给定地址码后，行地址译码器输
出线（即字线）中有一条有效，选中该
行的存储单元，同时，列地址译码器输出线（即位线）中也有一条
有效，选中一列或n列的
存储单元，字线和位线的交叉点处的单元即被选中。例如，上述的256×4R
AM的存储矩阵中，
256个字需要用8根地址线（A
7
～A
0
）来
加以区分（2=256）。其中地址码的低5位A
4
～A
0
作
为行译
码输入，产生2=32根行选择线，地址码的高3位A
7
～A
5
用于列译码，
产生2=8根列
选择线。只有被行选择线和列选择线同时选中的单元，才能被访问。例如，若输入地址A
7
～
A
0
为11111111时，位于X
0
和Y<
br>0
交叉处的单元被选中，然后才可以对该单元进行读或写的操
作。
三、读写与片选控制
53
8
读写控制电路用于对电路的工作
状态进行控制。当读写控制信号
RW
1时，执行读
操作，即将存储单元里的数据送到
输入输出端上；当
RW
0时，执行写操作，加到输入
输出端上的数据被写入存储单元
里。
在系统中，RAM一般由多片组成，系统每次读写时，只能选中其中的一片（或几片）进
行读写，因此每片RAM均需有片选信号线
CS
，当
CS
＝0时，RAM为正
常工作状态；当
CS
＝1时，所有的输入输出端都为高阻态，RAM不能进行读写操作。
四、 RAM的存储单元
RAM的核心元件是存储矩阵中的存储单元。不同RAM的基本电路
结构都类似。按工作原
理分类，RAM的存储单元可分为静态存储单元和动态存储单元。
1．静态存储单元
CMOS型存储单元因功耗低、集成度高
多被采用。图8.9是六管CMOS静态存储单元。图
中CMOS反相器V
1
，V2
和V
3
，V
4
交叉耦合组成了基本RS触发器，用于存储一位
二进制信息。
V
j
Y
j
列选择线
V
′
j
D
数据线
D
位线
V
5
V
2<
br>X
i
（行选择线）
V
dd
V
gg
V
4
V
6
存储单元
V
1
V
3
位线
图
8.9 六管CMOS静态存储单元
Q,Q
为输出端，
Q1
时，V
1
导通，V
2
截止，输出
Q
为低电平，使V
3
截
止，V
4
导通，这样
也反过来保证了输出
Q1
，故此状态为一个稳
定状态，“1”态，表示存储单元里存储了“1”；
当Q变为0时，V
1
截止，V2
导通，使输出
Q
为高电平，又保证了V
3
导通，V
4
截止，得到另一
个稳定状态，“0”态，也即将存储内容从“1”改写成“0”了。
V
5
，V
6
管是受行选择线X
i
控制的门控管，控制触发器
与位线的接通与断开。X
i
＝0时，
V
5
，V
6
管
均截止，存储的状态保持不变；X
i
＝1时，V
5
，V
6
管
均导通，存储的状态
Q,Q
就输
出到位线
A,A
上了，即存储器的数
据就被读出了。上述6只MOS管构成了一个静态存储单
元，故称为六管静态存储单元。注意，列线Y
j
的列控制门
V
j
,
V
j
属列内各
单元公用，不需要
计入存储单元的器件数目。
2． 动态存储单元DRAM
RAM
动态存储单元由MOS管的栅极电容C和门控管组成，利用MOS管栅极电容的暂存作
用来存储信息的，
电容C上电压为“高”，表示存储了数据“1”，电容上电压为“低”时，
表示存储了数
据“0”。虽然MOS管的栅极电阻很高，但栅极电容的容量很小（一般只有几皮
法拉）且电容器上的电
荷不可避免地因漏电等因素而损失，使电容上存储的信息保存时间有
限，为保持原存储信息不变，就需要
不间断地对栅极电容定时地进行补充电荷（这种操作也
称刷新或再生）。因此，DRAM工作时必须要有
刷新控制电路，操作比较复杂。由于要不间断
地进行刷新，故称这种存储器为动态存储器。
动
态存储单元电路有4管电路、3管电路和单管电路，4管电路和3管电路外围控制电
路比较简单，读出信
号比较大，但电路结构复杂，不利于提高集成度。单管电路存储单元的
结构最简单，只用一个MOS管和
一个电容器组成，集成度高，常用于大容量的动态随机存取
存储器中。
2116是单片16K
×1位动态存储器，是典型
的单管动态存储芯片。采用双列直插16脚封装，
+12V和±5V
三组电源供电，输入输出逻辑电平与
TTL电路兼容。
图8.10是单管动态存储单元的电路
结构图。
它由一只N沟道增强型MOS管VT和一个电容C
S
组成。
电容C
A
是数据线上的分布电容。在进行写操
位线
字线
T
C
S
C
A
作时，先要选中该单元，即字线给出高电平，使
T导通，将位线上的数据经过T被存入电容C
S
中。
图8.10单管动态存储单元结构图
写入数据为1还是为0和数据线的高低电平相对应。
在
进行读操作时，字线同样给出高电平，使T导通。这时C
S
经T向位线上的电容C
A<
br>充
电，使u
CA
上升到高电平，位线上获得高电平，读出数据“1”。但这种读
出是一种破坏性读
出。因为由于C
S
放电，使u
Cs
下降，破坏了存
储单元原来的数据。另外，因为实际的存储电
路中位线上总是同时接有很多存储单元，故C
A<
br>的容量远远大于C
S
的容量，使输出到数据线
上的电压u
CA
很小：
u
CA
C
S
u
CS
C
S
C
A
u
CA
一般只有约0.1V，C
S
上的电压也只剩下0.1V，因此需要在电路中设置一个灵敏的恢
复读出放大器，一方面将
读出信号加以放大，另一方面将存储单元里原先存储的信号恢复。
动
态存储单元比静态存储单元所用元件少、集成度高，适用于大
容量存储器。
五、存储容量的扩展
1．集成RAM
常用静态RAM芯片有2114A
（1K×4）、2116（16K×1）、6116（2K×8）、6264（8K×8）
等。下面简单
介绍常用的2114A芯片和6116芯片。
（1）2114A芯片
2114A是一个10
24×4位静态RAM（即有1K个字，每个字4位），它的4096个存储单
元排列成64行×64列
的矩阵。芯片为双列直插18脚封装，采用单一+5V电源，全部电平和
TTL电路兼容
。其结构框图如图8.11所示。
A
3
A
4
A
5
A
X
0
X
1
┆
┆
X
63
存 储 矩 阵
Y
0
Y
1
… … Y
15
列地址译码器
I0
1
I0
2
I0
3
I0
4
CS RW
A
0
A
1
A
2
A
9
图8.11
2114A电路结构框图
10条地址线分为两组译码，A
3
～A
8
六位地址码送到行地址译码器中，通过输出信号X
0
～
X
63
从64
行存储单元中选出指定的一行，另外四位地址码A
0
、A
1
、A
2<
br>和A
9
送到列地址译码器
中，通过输出信号Y
0
～Y
15
再从已经选定的一行中选出要进行读写的一列（4个存储单元）。
CS
为片选控制
信号。当
CS
＝0，同时R
W
＝1时，读写控制电路工作在读状态，即将上<
br>述选中的单元数据送出到I0
1
～I0
4
；当
CS
＝
0，R
W
＝0时，读写控制电路工作在写状
态，在I0
1
～I04
端的数据将被写入指定的四个单元中。当
CS
＝＝1时，读写控制电路处
于禁止态，不能对芯片进行读写操作。
（2）6116芯片
6116是一种典型的CMO
S静态RAM,其引脚如图8.12所示。图中A
0
～A
10
是11条地址输
入
11
线，D
0
～D
7
是数据输入输出端。显然，6116
可存储的字数为2=2048（2K），字长为8位，
其容量为2048字×8位字=16384位；<
br>CE
为片选端，低电平有效；
OE
为输出使能端，低
电平有效；
WE
为读写控制端。电路采用标准的24脚双列直插式封装，电源电压为+5V，
输入、输出
电平与TTL兼容。
6116有3种工作方式：
V
CC
A
8<
br>A
9
WEOEA
10
CED
7
D
6
D
5
D
4
D
3
写入方式
OE
=1
，
WE
=0时，当
CS
=0，
数据线D
0
～D7
上的内容存入A
0
～A
10
相应的单元。
读出方式
24242322212413
6116
1112
当
CS
=0，
OE
=0，
WE
=1
时，
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
D
0
D
1
D
2
GND
A
0
～A
10
相应
单元的内容输出
到数据线D
0
～D
7
。
图8.12 6116引脚图
低功耗维持方式
当
CS
=1时，芯片进入这种工作方式，此时器件电流仅20μA左右，故
系统断电时可
以用电池保持RAM内容。
6116、6264和62256的主要技术特性简单总结列于表8.6中。操作控制列于表8.7中。
表8.6 常用静态RAM主要技术特性
型 号
容量（KB）
引脚数
工作电压（V）
典型工作电流（mA）
典型维持电流（μA）
存取时间（ns）
6116
24
24
5
35
5
6264
8
28
5
40
2
62256
32
28
5
8
0.5
＊
＊
＊
＊：由产品型号而定。
表8.7 6116、6264和62256的操作控制
信
号
方
式
读
写
维持
CE
V
IL
V
IL
V
IH
OE
V
IL
V
IH
任意
WE
V
IH
V
IL
D0～D7
数据输出
数据输入
高 阻 态 任意
2． RAM的扩展
一片RAM的存储容量是一定的
。在数字系统或计算机中，单个芯片往往不能满足存储
容量的需求，我们可以将若干个存储器芯片组合起
来，扩展成大容量的存储器，从而满足使
用要求。RAM的扩展有位扩展和字扩展两种，也可以将位、字
同时扩展以满足对容量的需求。
(1) RAM的位扩展
当所用的单片RAM的字数满足了
要求而位数不够时，需要进行位扩展。字数满足了要
求，即地址线不用增加。扩展位数，只需把几片位数
相同的RAM芯片地址线共用，让它们共
用地址码，读写控制线R
W
线共用，各位的片
选信号线也共用，每个RAM的IO端并行
输出，就可以实现了位扩展。下面用一个具体的例子说明位扩
展的过程。
例8.4试将4片2114A扩展成16位的存储器。
解：即将1024×4扩展为1024×16，需要1024×4RAM的片数为
总存储量1
02416
＝＝4
片
一片存储量10244
RW
只要把4片RAM的地址线并联在一起,线并联在一起,片选
CS
线也并
联在一起,
N
每片RAM的IO端并行输出到1024×16存储器的IO端作为数据线I
O
0
～IO
3
，即实现了
位扩展，其扩展连接图如图8.13所示。
(2) 字扩展
当单片存储器的数据位数满足要求而它的字数达不到要求时，就要进行字扩
展。字扩展
就是把几片相同RAM的数据线并接在一起作为共用输入输出端，读写控制线
RW<
br>线也并
接在一起共用，把地址线加以扩展，去控制各片的片选
CS
。扩展的位数
为n时，可以将原
n
来的字扩展成
2N
倍。字数若增加，地址线需要做相应
的增加，下面举例说明实现方法。
将各芯片的IO线、
RW
线并联在
一起使用，各片的地址线也都并联在一起。若字数
n
扩展N倍，则相应增加n（
2N
）位高位地址线，可以通过外加译码器控制芯片的片选
输入端
CS
来实现。增
加的地址线与译码器的输入相连，译码器的低电平输出分别接到各片
RAM的片选输入端
CS<
br>。
A
9
A
1
A
0
RW
A
0
A
1
A
9
A
0
A
1
A
9
A
0
A
1
A
9
A
0
A
1
A
9
RW RAM
RW RAM
RW RAM
RW RAM
CS
IO
CS
IO
CS
IO
CS
IO
CS
IO
0
IO
1
IO
3
IO
2
·
图 8.13用2114A
RAM组成1024×16存储器
例8.5
试用256×4存储器扩展成1024×4存储器。
解：需用256×4RAM芯片的数量为：
N
当A
9
A
8
A
7
～A0
为～时，芯片1的
CS
=0被选中，可以对该片的256
个字进行读写
操作；当A
9
A
8
A
7
～A
0
为～时，芯
片2的
CS
=0被选中，
可以对该片的256个字进行读写操作；当A
9A
8
A
7
～A
0
为1000000000～10111
11111时，芯片3
的
CS
=0被选中，可以对该片进行读写操作；当A
9
A
8
A
7
～A
0
为1100000000～11
11111111时，
芯片4的
CS
=0被选中，可以对该片进行读写操作，扩展电路
连接图如图8.14所示。
当然也可以进行字位同时扩展。
总存储量1024
4
＝＝4
一片存储量2564
片
A<
br>9
A
8
A
7
A
1
A
0
RW
IO
1
IO
2
IO
3
IO
4
译码器
A
0
A
1
A
7
A
0
A
1
A
7
A
0
A
1
A
7
A
0
A
1
A
7
RW
256
CS
IO
1
IO
2
IO
3
IO
4
RW
256
CS
IO
1
IO
2
IO
3
IO
4
RW
256
CS
IO
1
IO
2
IO
3
IO
4
RW
256
CS
IO
1
IO
2
IO
3
IO
4
图 8.14 用256×4
RAM组成1024×4存储器
3．常用存储器集成电路简介
下面将常用的集成存储器归纳列于表6.8中。
表 6.8 常用RAM芯片
型号 6116
61C16
6264
62C64
8K×8
28
62256
62C256
32K×8
28
62010
62C010
HM628128
128K×8
32
容量
引线
2K×8
24
第四节 可编程逻辑阵列及应用
一、概述
数字电路有通用型和专用型两大类。前面章节介绍
的电路均为通用型数字电路，它们
有很强的通用性，但逻辑功能简单且固定不变。可编程逻辑器件（Pr
ogrammable Logic
Device，简称PLD）解决了这个矛盾。PLD是20世纪
80年代发展起来的一种标准化、通用
的可编程的数字逻辑电路，集门电路、触发器、多路选择开关、三
态门等器件于一身。PLD
可以根据逻辑要求由用户设定输入与输出之间的关系，也就是说PLD是一种
可以由用户配置
某种逻辑功能的器件。
PLD开发系统由硬件和软件两部分组成。作为一种理
想的设计工具，PLD具有通用标准
器件和半定制电路的许多优点，给数字系统设计者带来很多方便。优
点是（1）设计周期短，
风险小；（2）高性能，高可靠性；（3）成本低廉，维修方便。
可编程逻辑器件采用的可编程元件有四类：
1．一次性编程的熔丝或反熔丝元件。
2．紫外线擦除、电可编程的EPROM(UVE
PROM)即VUCMOS工艺结构。
3．电擦除、电可编程存储单元，一类是ECMOS工艺结构；另一类是快闪存储单元。
4．静态
存储器(SRAM)的编程元件。这些元件中，电擦除、电可编程的EPROM和快闪存储
单元的PLD
以及DRAM的PLD目前使用最广泛。
2
2
二、 可编程逻辑器件的结构
目前常用的可编程逻辑器件都是从与或阵列和门阵列两类基本结构上发展起来的，从
结构上可分为两大
类器件：PLD器件和FPGA器件。PLD通过修改内部电路的逻辑功能来编程，
FPGA通过改变内
部连线来编程。
互补
输入
输入┆
变量┆
与项
或项
┆输出
┆变量
图 8.15
PLD的基本结构框图
1．PLD的基本结构
一般PLD器件是由与阵
列和或阵列、输入缓冲电路和输出电路组成的。PLD的每个输出
都是输入“乘积和”的函数。PLD的
基本结构框图如图8.15所示。
输入电路可产生输入变量的原、反变量以及提供足够的驱动能力。输
出电路视器件的不
同而异，一般有固定输出和可组态输出两种。在分析PLD结构之前，先将描述PLD
基本结构
的有关逻辑约定说明如下。见表8.9。
表8.9 PLD基本结构的逻辑约定
PLD的输入缓冲器 与门表示法
A
1
A
A
A
ABC
A
A
ABC
&
D
ABC
1 ≥
传统表示法 PLD表示法
PLD的3种连接方式
&
D
或门表示法
ABC
1 ≥
D
D
硬连接 可编程连接 断开连接
2．PROM结构
传统表示法
PLD表示法
PROM是由固定的“与”阵列和可编程的“或”阵列组成的，如图8.16所示。
I
2
I
1
I
0
或阵列(可编程)
111
&
&
图 8.17 PROM结构
&
&<
br>&
&
&
&
≥1≥1≥1
与阵列(固定)
O
2
O
1
O
0
n
图8.16 PROM结构 <
br>与阵列为全译码方式，输出为n个输入变量可能组合的全部最小项，即2个最小项；
或阵列是可编
程的，由用户编程。PROM的输出表达式是最小项之和的标准与－或式。
3．
PLA（Programmable Logic Array）结构
在ROM中，与阵列是全译码方
式，对于大多数逻辑函数而言，并不需要使用输入变量
的全部乘积项，当函数包含较多的约束项时，许多
乘积项是不可能出现的。这样，由于不能
充分利用ROM的与阵列从而会造成硬件的浪费。
P
LA是处理逻辑函数的一种更有效的方法，其结构与ROM类似，但它的与阵列是可编程
的，且是部分译
码方式，只产生函数所需要的乘积项。或阵列也是可编程的，它选择所需要
的乘积项来完成或功能。在输
出端产生简化的函数与－或表达式，工作速度快，节省硬件。
图8.17为PLA结构。
<
br>I
2
I
1
I
0
或阵列(可编程)
&
&
&
&
&
&
A
A
B
B
C
C
111
图
P
0
P
1
P
2
P
3
P
4
P
5
P
6
≥1≥1
≥1
Y
1
Y
2
与阵列(可编程)
O
2
O
1
O
0
图8.17 PLA结构 图8.18
用PLA实现函数
例8.6 用PLA实现函数
Y
1
ABCABCABCABC
Y
2
ABACBC<
/p>
解：在Y
1
及Y
2
表达式中共有七个乘积项，它们是：
P
0
ABC,P
1
ABC,P
2
ABC,P
3
ABC,P
4
AB,P
5
AC,P
6BC
上式可改写成：
Y
1
=P
0
+P
1
+P
2
+P
3
Y
2
=P
4
+P
5
+P
6
根据上式，可画出由PLA实现全加器的阵列结构图如图8.18所示。
还有GAL(Generic Array Logic)结构；现场可编程门阵列FPGA结构；PA
L结构等。上
述4结构的分类列于表8.10中。
表 8.10
PLD的4种结构
阵列
名 称
与阵列
PROM
PLA
PAL
GAL
固定
可编程
可编程
可编程
或阵列
可编程
可编程
固定
固定
三态、集电极开路
三态、集电极开路
异步IO 异或 、寄存器、算术选通反馈
由用户定义
输 出 类 型
从表8.10可看出，PROM、PAL和GA
L三种器件只有一种阵列（与阵列或者是或阵列）
是可编程的，通常称作半场可编程器件，与阵列和或阵
列均可编程的器件称作全场可编程器
件，上述四种结构中只有PLA属于全场可编程器件。
本章小结
1、存储器是现代数字系统中重要的组成部分，它是由许多存
储单元组成的，每个存储
单元可以存储一位二值逻辑（二进制数0或1）。主要分为RAM和ROM两大
类。这两类的存
储单元结构不同。ROM属于大规模组合逻辑电路，而RAM属于大规模时序逻辑电路。
2、ROM是一种非易失性的存储器，它存储的是固定信息，只能被读出，不能随意更改。
RO
M工作可靠，断电后数据不会丢失。常见的有固定ROM、PROM、EPROM、EEPROM等，而可
编程只读存储器EPROM、EEPROM更为常见，但可编程ROM要用专用编程器进行编程。
3
、RAM是随机存取存储器，它由存储矩阵、译码器和读写控制电路组成。可以随时、
快速地读或写数据
，但其存储的信息随电源断电而消失，是一种易失性的读写存储器，因此
多用于需要频繁更换数据的场合
。其存储单元主要有静态和动态两大类，静态RAM的信息可
以长久保持，而动态RAM必须定期刷新。
4、单片随机存取存储器芯片的容量比较小，往往不能满足需要，实际使用时，一般都
需要进行
扩展。RAM的扩展有位扩展、字扩展和位、字同时扩展三种。通过扩展可以得到大
容量的存储器，以满
足实际需要。
5、可编程逻辑器件PLD的出现，使数字系统的设计过程和电路结构都
大大简化，同时
也使电路的可靠性得到提高。