营养膳食-论语八则

习题六
１．试说明半导体存储器的分类。
解：按存储信息的特性分为：随机读写存储器RAM和只读存储器ROM两大类。

MOS型

随即读写
动态RAM

存储器RAM
静态RAM

双极型
半导体

存储器
不可编程

掩膜ROM

只读
可编程

存储器ROM
ROM
紫外线擦除的

EPROM
可擦除、可再



编程ROM
电擦除的
E
2
PROM
① RAM分类：主要有双极型和MOS型两类。
MOS型存储器又可分为静态RAM（简称SRAM）和动态RAM(简称DRAM)。

② ROM分类
掩膜式ROM：用户不可对其编程，其内容已由厂家设定好，不能更改；
可编程ROM：用户只能对其进行一次编程，写入后不能更改；
可擦除的PROM：其内容可用紫外线擦除，用户可对其进行多次编程；
电擦除的PROM，简称EEPROM或E2PROM)，能以字节为单位擦除和改写。

２．试说明CMOS静态存储器基本存储电路数据读、写的原理。
解：存储单元六只NMOS 管（T1～T6）组成。见教材中图6．7。T1与T2构成一个反
相器，T3与T4构成另一个反相器 ，两个反相器的输入与输出交叉连接，构成基本触发器，
作为数据存储单元。
T1导通、T3 截止为0状态，T3导通、T1截止为1状态。T5、T6是门控管，由Xi线控
制其导通或截止，他们 用来控制触发器输出端与位线之间的连接状态。
T7、T8也是门控管，其导通与截止受Yj线控制， 他们是用来控制位线与数据线之间连
接状态的，工作情况与T5、T6类似。
只有当存储单元 所在的行、列对应的Xi、Yj线均为1时，该单元才与数据线接通，才能
对它进行读或写，这种情况称 为选中状态。
写操作如下:
（1）将欲写入单元的地址加到存储器的地址输入端；
（2）在选片信号CS端加上有效电平，使RAM选通；
（3）将待写入的数据加到数据输入端；
（4）在
RW
线上加入低电平，进入写工作状态；

（5）使选片信号无效，数据输入线回到高阻状态。
读操作与写操作基本相同仅使
RW


线上加入高电平。

３．试说明单管DRAM基本存储电路数据读、写的原理。
解：单管DRAM基本 存储电路只有一个电容和一个MOS管，是最简单的存储元件结构，

如教材中图6.11 所示（见下图）。存放的信息是“1”还是“0”，取决于电容中有没有电荷。在
保持状态下，行选择线 为低电平，V管截止，使电容C基本没有放电回路(当然还有一定的
泄漏)，其上的电荷可暂存数毫秒或 者维持无电荷的“0”状态。
对存储矩阵进行读操作时，若某一行选择线为高电平，则位于同一行的 所有基本存储电
路中的V管都导通，于是刷新放大器读取对应电容C上的电压值，但只有列选择信号有效
的基本存储电路才受到驱动，从而可以输出信息。刷新放大器的灵敏度很高，放大倍数很大，
并 且能将读得的电容上的电压值转换为逻辑“0”或者逻辑“1”。在读出过程中，选中行上所
有基本存储 电路中的电容都受到了影响，为了在读出信息之后仍能保持原有的信息，刷新放
大器在读取这些电容上的 电压值之后又立即进行重写。在写操作时，行选择信号使V管处
于导通状态，如果列选择信号也为“1” ，则此基本存储电路被选中，于是由数据输入输出线
送来的信息通过刷新放大器和T管送到电容C。
行选择信号
V
C
刷新
放大器
列选择信号
数据输入 输出线


４．试说明如何对28C64进行字节编程，并说明怎样使用数据轮询的方法判断写操作
完成。
解：Intel 28C64是8K×8位的E
2
PROM芯片。
先进行字 节擦除操作，地址线送入相应的地址，当
CE
=0，
OE
=1，数据线（IO
0
～ IO
7
）
都加高电平且VPP加幅度为+21V、宽度为9 ～15mS的脉冲时，28C64将选中的字节擦除。
再进行字节编程操作，地址保持不变，
CE
=0，
OE
=1，VPP加幅度为＋21V、宽度为9～
15 mS的脉冲时，来自数据线（IO
0
～ IO
7
）的数据字节可写入28C64的存储单元中。
接着使用数据轮询的方法判断 写操作完成，即采用与读出基本相同的方式，只是VPP
＝+21V。在编程后，可将28C64中的信 息读出，与写入的内容进行比较，以验证写入内容
是否正确，数据线为输出状态。

５．试使用62512和27256，在8088系统（最小模式）中设计具有128KB的RAM、64KB< br>的EPROM的存储体，RAM的地址从0000∶0000H开始、EPROM的地址从F000∶00 00H开
始。
解：62512 的起始地址：00000H，27256 的起始地址：F0000H
地址分配表如下：

A
19
A
18
A
17
A
16

0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
1 1 1 1
1 1 1 1
1 1 1 1
1 1 1 1

A
15
A
14
A
13
A
12

0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
0 1 1 1
1 0 0 0
1 1 1 1
A
11
…………A
0

0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
地 址 范 围
00000 H
0FFFFH
10000 H
1FFFFH
F0000 H
F7FFFH
F8000 H
FFFFFH
对 应 芯 片
62512－1＃
U1
62512－2＃
U2
27256－1＃
U3
27256－2＃
U4
62512 是64K×8容量的芯片，组成128KB需要两片62512。
地址范围从：00000H ～ 1FFFFH
27256是32K×8容量的芯片，组成64KB需要两片27256。
地址范围从：F0000H ～ FFFFFH
8088最小模式下存储器扩展接线电路图如下：

D
7
～D
0


8
D
7
～D
0
D
7
～D
0

D
7
～D
0

D
7
～D
0


OE OE OE
OE
U2
U4
U3
U1

WE
CS
WE
CS
CS CS

A
14
～A
0
A
14
～A
0

A
15
～A
0

A
15
～A
0


RD

WR

MIO

G
2A

G
2A

V
CC

G
1

G
1

A
1
9


A
19

G
2B

Y6
A
1
8

G
2B

Y0

A
18

A
1
7

C
C
A
17

Y7
Y1 A
B
1
6

B
A
1
6

A
1
5

A
A 16
16 15
15
A
15
－A
0


A
14
－A
0

74HC138 74HC138
A
19
～A
0



６．试使用62512和27512，在8088系统最大模式中设计具有256KB RAM、64KB EPROM
的存储体，RAM的地址从0000∶0000H开始、EPROM的地 址从0F000∶0000H开始。
解：62512是64K×8容量的芯片，组成256KB需要四片62512，
起始地址为：00000H，地址范围为：00000H ～ 3FFFFH。
27512是64K×8容量的芯片，组成64KB需要1片27512，
起始地址为：0F0000H，地址范围为：0F0000H ～ 0FFFFFH。
地址分配表如下：

A
19
A
18
A
17
A
16

0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 1 0
0 0 1 0
0 0 1 1
0 0 1 1
1 1 1 1
1 1 1 1

A
15
A
14
A
13
A
12

0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
A
11
…………A
0

0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
地 址 范 围
00000 H
0FFFFH
10000 H
1FFFFH
20000 H
2FFFFH
30000 H
3FFFFH
0F0000 H
0FFFFFH
对 应 芯 片
62512－1＃
U1
62512－2＃
U2
62512－3＃
U3
62512－4＃
U4
27512
U5
8088最小模式下存储器扩展接线电路图如下：

D
7
～D
0


8
D
7
～D
0

D
7
～D
0
D
7
～D
0
D
7
～D
0
D
7
～D
0


OE
OE OE OE OE

U5
U1 U2 U3U4
WE
CS
WE
CS
WE
CS
WE
CS

CS
A
15
～A
0

A
15
～A
0
A
15
～A
0
A
15
～A
0
A
15
～A
0



MRDC

MWTC
≥1
≥1 ≥1 ≥1
≥1

A
19


74HC138

V
CC

G
1

Y0

G
2A

Y1
G
2B

Y2

A
18

C

A
17

Y3
B
A
Y7

A
1
6


A
15
－A
0
16

７．8086系统中存储器偶地址体及奇地址之间应该用什么信号区分？怎样区分？
解：8086CPU的数据总线有16根，其中高8位数据线D
15
～ D
8
接存储器的高位库（奇
地址库），低8位数据线D
7
～ D
0
接存储器的低位库（偶地址库），根据
BHE
（选择奇地址

库）和A
0
（选择偶地址库）的不同状态组合决定对存储器做 字操作还是字节操作。如下图
所示：
A
11
～A
1
RD
WR
A
0
A
10
～A
0
OE
6116
WE
CE
A
10
～A
0
OE
6116
WE
CE
D
7
～D
0
D
15～D
8
BHE

８．8086系统中对外设端口的读写操作时，
BHE
信号和地址线A
0
如何起作用？
解：大部分的外设为8位IO接口，当需用16位I O接口时，8086系统的数据总线中
的高8位数据线 D
15
～ D
8
接奇地址IO端口，而低8位数据线 D
7
～ D
0
接偶地址IO端
口，用
BHE
和



A
0
分别作为奇地址IO端口体和偶地址IO端口体的体选择信号，根据
BHE
和A0的不同状态组合决定对IO端口做字操作或字节操作。

９．试使用62512和28512，在8086系统（最小模式）中设计具有256KB RAM、128KB
E
2
PROM的存储体，RAM的地址从0000∶0000H 开始、E
2
PROM的地址从4000∶0000H开始。
解：62512是64K×8容量的芯片，组成256KB需要四片62512，
起始地址为：00000H，地址范围为：00000H ～ 3FFFFH。

28512是64k×8容量的芯片，组成128kb需要2片28512。
起始地址为：40000H，地址范围为：40000H ～ 5FFFFH。
地址分配表如下：
A
19
A
18
A
17
A
16

0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 0
A
15
A
14
A
13
A
12

0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
A
11
…………A
0

0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
地 址 范 围
00000 H
1FFFFH
20000 H
3FFFFH
40000 H
5FFFFH
对 应 芯 片
62512－1、2＃
U1、U2
62512－3、4＃
U3、U4
28512－1、2＃
U5、U6

注：U1、U3、U5为偶地址存储体，U2、U4、U6为奇地址存储体。

8086最小模式下存储器扩展接线电路图如下：


D
15
～D
8

8

D
7
～D
0

8

D
7
～D
0

D
7
～D
0

D
7
～D
0

D
7
～D
0
D
7
～D
0
D
7
～D
0


OE
U6
OE
U3
OE
U5
OE
U1
OE
U2
OE
U4

WE
CS
WE
CS
WE
CS
WE
CS
CS
CS

A
15
～A
0

A
15
～A
0
A
15
～A
0

A
15
～A
0
A
15
～A
0
A
15
～A
0


RD

WR


A
1
6
－A
1

16
74HC138
≥1 ≥1 ≥1 ≥1
≥1 ≥1

MIO
G
1


G
2A

Y0
G
2B


Y1
A
19

C

A
18

B
Y2
A
A
1
7


A
0


BHE
10．试使用621024和28C256，在8086系统（最大模式）中设计具有512KB RAM、64KB

E
2
PROM的存储体，RAM的地址从0000 ∶0000H开始、E
2
PROM的地址从F000∶0000H开始。
解：621024是128K×8容量的芯片，组成512KB需要四片621024，
起始地址为：00000H，地址范围为：00000H ～ 7FFFFH。
28C256是32K×8容量的芯片，组成64KB需要2片28256。
起始地址为：0F0000，地址范围为：0F0000H ～ 0FFFFFH。

地址分配表如下：

A
19
A
18
A
17
A
16

0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 1 1 1
1 1 1 1
A
15
A
14
A
13
A
12

0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
0 0 0 0
1 1 1 1
A
11
…………A
0

0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
0 ………… 0
1 ………… 1
地 址 范 围
00000 H
3FFFFH
40000 H
7FFFFH
0F0000 H
0FFFFFH
对 应 芯 片
621024－1、2＃
U1、U2
621024－3、4＃
U3、U4
28C256－5、6＃
U5、U6

注：U1、U3、U5为偶地址存储体，U2、U4、U6为奇地址存储体。

8086最大模式下存储器扩展接线电路图如下：

D
15
～D
8


8
D
7
～D
0

8

D
7
～D
0

D
7
～D
0

D
7
～D
0

D
7
～D
0
D
7
～D
0
D
7
～D
0


OE
U6
OE
U3
OE
U5
OE
U1
OE
U2
OE
U4

WE
CS
WE
CS
WE
CS
WE
CS
CS

CS
A
1
4
～A
0

A
1
6
～A
0
A
1
6
～A
0
A
1
6
～A
0
A
1
4
～A
0

A
1
6
～A
0



MRDC

MWTC
15

A
1
7
－A
1

17
A
1
5
－A
1

74HC138

≥1 ≥1 ≥1 ≥1
≥1 ≥1
G
V
1
CC

G
2A

Y0

G
2B

A
1
7
A
1
7

Y1

C
A
1
6
A
1
6

A
19

B
Y3

A
A
1
8

A
0


BHE