北京市摇号申请网站-成都信息工程学院银杏酒店管理学院

第4章 习题参考答案
1. 按存储器在计算机中的作用，存储器可分为哪几类？简述其特点。
答：
存储器根据其在计 算机系统中的作用分主存储器（内存）、辅助存储器（外存）和高
速缓冲存储器。
主存储器用来存CPU可直接访问的程序和数据，其特点是速度高容量较少、每位
价格高。
外存储器用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。
高速缓冲存储 器主要用于在两个不同工作速度的的部件之间起缓冲作用，如CPU和
内存间，其存取速度要比内存高， 当然容量较小。
2. 什么是RAM和ROM？RAM和ROM各有什么特点？
答： RAM是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访问（读写），
访问所需时 间基本固定，同时其一般具有信息易失性，即当失去电源后，存储在RAM中
的信息全部丢失。
ROM是只读存储器，对其内容只能读，不能写入。它的内容一般是预先写入后不再
随着计算机程序的 运行而改变。ROM通常用来存放固定不变的程序、汉字字型库及图形
符号等，由于它和读写存储器分享 存储器的同一个地址空间，故人属于主存储器的一部
分。与RAM相比，其信息具有非易失性，即掉电后 ROM中的信息仍会保留。
3. 什么是多层次存储结构？它有什么作用？
答：
存储器的性能是计算机性能的最主要指标之一，其目标是大容量、高速度和低成本。
因此，应该在系统 结构的设计上扬长避短，采用多层存储结构构成一个较为合理的存储
系统。多层存储结构是一个金字塔的 结构，距塔尖最近的（即与CPU越近）速度越快，
容量越小，单位价格也较贵；距塔尖最远的容量较大 ，而速度较慢，单位价格也较便宜。
其作用是获得最佳性价比。
5.主存储器的主要技术指标有哪些？
答
：
主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。

6. 8086CPU与存储器连接时要考虑哪几方面的因素？
答
：
由于8086是16位CPU，需要的数据线应该是16位，一般芯片是8位，就需要配对
组成 16位的数据；利用译码器产生片选信号。

7. 若用1K×1位的RAM芯片组成16K ×8位的存储器需要多少片芯片
在CPU的地址线中有多少位参与片内寻址多少位用做芯片组选择 信号
答：
每片RAM的容量是1K×1位，要组成1K×8位的存储器需要8片，所以共 需要16
×8=128片。CPU的A1~A10共10位参与片内寻址，其余可用于片选信号。
8. 在8086系统中，若要从存储器奇地址体中读1个字节数据，列出存储器
有关的控制信 号和它们的有效逻辑电平信号。
答：
高位字节有效信号，低电平；读信号，高电平；写信号， 高电平；M
存储器IO访问信号，高电平。
9. 在8086系统中，试用4K×8位的EP ROM2732和2K×8位的静态6116
以及74LS138译码器，构成一个16KB的ROM（ 从F0000H开始）和8KB
的RAM（从C0000H开始），设CPU工作于最小模式。试画出硬 件连接图，
写出ROM和RAM的地址范围。
答：
（1）芯片选择
系统 设计要求ROM扩充16KB，由于芯片容量是4K×8位的2763，故需要4片。
同理，RAM需要 4片6116。
（2）地址分配表
根据选择的芯片进行地址分配，A0单独列出，用于和分 别作为偶地址体和奇地
址体的选择信号之一。由于芯片分别是4KB和2KB，这样其片内寻址需要的地 址线分别
是12根和11根。因此，A12~A1作为片内寻址与4KB的ROM地址连接；A11~A 1作为
片内寻址与2KB的RAM地址连接。这样，产生片选信号的地址就应该是A19~A13. < br>根据题目要求，分配给ROM和RAM的地址分别从F0000H和C0000H开始，填写
地址 分配表为：

表9-1 地址分配表

ROM0
A19

A18

A17

A16

A15

A14

A13

A12

A11
…
…

…

…

…

…

…

…

…

A1

A0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0

0

0

0

1
1
1
1
0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0
0
1
1
0
0
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
ROM1
RAM0
RAM1
（3）寻址范围
ROM的地址寻址范围是F0000H~F3FFFH，RAM的地址寻址范 围是
C0000H~C1FFFH。
（4）连接信号
A0作为偶地址体选择信号，
地址用A19~A13产生片选信号。
由表9-1可知 ，在A19~A13中，发生变化的地址有A17，A16和A13。利用74LS138
译码器的功能 ，将A17，A16和A13作为74LS138的输入线，A19，A15和A14作为
74LS13 8的控制线，再加上M
（5）译码
由于74LS138的输入是按A17，A16和A13的 顺序连接到C、B、A输入端的，所以
得到：


ROM0
A17

C
A16

B
A13

A
输出


作为奇地址体选择信号，A12~A1作为片内寻址
控制信号。









C

B





1
1
1
1
0

0

0

0

1
1
1
1
0

0

0

0

0
0
1
1
0
0
0
0





ROM1
RAM0


RAM1



A

A11
A1
D1
5
D8
D7
D0
（6）硬件连接图
74LS138连线图如上

A10 A0 D7 D0
RAM0 高
CS OE WR
RD
WR
≥
≥


Y0
A12
BHE
A12
A1
D1
5
D8
D7
D0
A11 A0 D7 D0
ROM0 高
CS OE
RD
≥


≥
A10 A0 D7 D0
RAM0 低
CS OE WR
A11 A0 D7 D0
RAM1 高
CS OE WR
A10 A0 D7 D0
RAM1 低
CS OE WR
≥


≥
≥


≥
≥


≥
A0
BHE
A0
A11 A0 D7 D0
ROM0 低
CS OE
A11 A0 D7 D0
ROM1 高
CS OE
A11 A0 D7 D0
ROM1 低
CS OE
≥
≥


Y6
≥


≥
≥


≥
Y7
BHE
A0
BHE
A0

第4章 习题参考答案
1. 按存储器在计算机中的作用，存储器可分为哪几类？简述其特点。
答：
存储器根据其在计 算机系统中的作用分主存储器（内存）、辅助存储器（外存）和高
速缓冲存储器。
主存储器用来存CPU可直接访问的程序和数据，其特点是速度高容量较少、每位
价格高。
外存储器用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。
高速缓冲存储 器主要用于在两个不同工作速度的的部件之间起缓冲作用，如CPU和
内存间，其存取速度要比内存高， 当然容量较小。
2. 什么是RAM和ROM？RAM和ROM各有什么特点？
答： RAM是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访问（读写），
访问所需时 间基本固定，同时其一般具有信息易失性，即当失去电源后，存储在RAM中
的信息全部丢失。
ROM是只读存储器，对其内容只能读，不能写入。它的内容一般是预先写入后不再
随着计算机程序的 运行而改变。ROM通常用来存放固定不变的程序、汉字字型库及图形
符号等，由于它和读写存储器分享 存储器的同一个地址空间，故人属于主存储器的一部
分。与RAM相比，其信息具有非易失性，即掉电后 ROM中的信息仍会保留。
3. 什么是多层次存储结构？它有什么作用？
答：
存储器的性能是计算机性能的最主要指标之一，其目标是大容量、高速度和低成本。
因此，应该在系统 结构的设计上扬长避短，采用多层存储结构构成一个较为合理的存储
系统。多层存储结构是一个金字塔的 结构，距塔尖最近的（即与CPU越近）速度越快，
容量越小，单位价格也较贵；距塔尖最远的容量较大 ，而速度较慢，单位价格也较便宜。
其作用是获得最佳性价比。
5.主存储器的主要技术指标有哪些？
答
：
主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。

6. 8086CPU与存储器连接时要考虑哪几方面的因素？
答
：
由于8086是16位CPU，需要的数据线应该是16位，一般芯片是8位，就需要配对
组成 16位的数据；利用译码器产生片选信号。

7. 若用1K×1位的RAM芯片组成16K ×8位的存储器需要多少片芯片
在CPU的地址线中有多少位参与片内寻址多少位用做芯片组选择 信号
答：
每片RAM的容量是1K×1位，要组成1K×8位的存储器需要8片，所以共 需要16
×8=128片。CPU的A1~A10共10位参与片内寻址，其余可用于片选信号。
8. 在8086系统中，若要从存储器奇地址体中读1个字节数据，列出存储器
有关的控制信 号和它们的有效逻辑电平信号。
答：
高位字节有效信号，低电平；读信号，高电平；写信号， 高电平；M
存储器IO访问信号，高电平。
9. 在8086系统中，试用4K×8位的EP ROM2732和2K×8位的静态6116
以及74LS138译码器，构成一个16KB的ROM（ 从F0000H开始）和8KB
的RAM（从C0000H开始），设CPU工作于最小模式。试画出硬 件连接图，
写出ROM和RAM的地址范围。
答：
（1）芯片选择
系统 设计要求ROM扩充16KB，由于芯片容量是4K×8位的2763，故需要4片。
同理，RAM需要 4片6116。
（2）地址分配表
根据选择的芯片进行地址分配，A0单独列出，用于和分 别作为偶地址体和奇地
址体的选择信号之一。由于芯片分别是4KB和2KB，这样其片内寻址需要的地 址线分别
是12根和11根。因此，A12~A1作为片内寻址与4KB的ROM地址连接；A11~A 1作为
片内寻址与2KB的RAM地址连接。这样，产生片选信号的地址就应该是A19~A13. < br>根据题目要求，分配给ROM和RAM的地址分别从F0000H和C0000H开始，填写
地址 分配表为：

表9-1 地址分配表

ROM0
A19

A18

A17

A16

A15

A14

A13

A12

A11
…
…

…

…

…

…

…

…

…

A1

A0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0

0

0

0

1
1
1
1
0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0
0
1
1
0
0
0
0
0
1
0
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
ROM1
RAM0
RAM1
（3）寻址范围
ROM的地址寻址范围是F0000H~F3FFFH，RAM的地址寻址范 围是
C0000H~C1FFFH。
（4）连接信号
A0作为偶地址体选择信号，
地址用A19~A13产生片选信号。
由表9-1可知 ，在A19~A13中，发生变化的地址有A17，A16和A13。利用74LS138
译码器的功能 ，将A17，A16和A13作为74LS138的输入线，A19，A15和A14作为
74LS13 8的控制线，再加上M
（5）译码
由于74LS138的输入是按A17，A16和A13的 顺序连接到C、B、A输入端的，所以
得到：


ROM0
A17

C
A16

B
A13

A
输出


作为奇地址体选择信号，A12~A1作为片内寻址
控制信号。









C

B





1
1
1
1
0

0

0

0

1
1
1
1
0

0

0

0

0
0
1
1
0
0
0
0





ROM1
RAM0


RAM1



A

A11
A1
D1
5
D8
D7
D0
（6）硬件连接图
74LS138连线图如上

A10 A0 D7 D0
RAM0 高
CS OE WR
RD
WR
≥
≥


Y0
A12
BHE
A12
A1
D1
5
D8
D7
D0
A11 A0 D7 D0
ROM0 高
CS OE
RD
≥


≥
A10 A0 D7 D0
RAM0 低
CS OE WR
A11 A0 D7 D0
RAM1 高
CS OE WR
A10 A0 D7 D0
RAM1 低
CS OE WR
≥


≥
≥


≥
≥


≥
A0
BHE
A0
A11 A0 D7 D0
ROM0 低
CS OE
A11 A0 D7 D0
ROM1 高
CS OE
A11 A0 D7 D0
ROM1 低
CS OE
≥
≥


Y6
≥


≥
≥


≥
Y7
BHE
A0
BHE
A0