实验三-验证性实验—MSI译码器逻辑功能测试
做梦掉牙齿是什么意思-锻炼胸肌
实验三 验证性实验——MSI译码器逻辑功能测试
一．实验目的
1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法；
2．验证3—8线译码器和七段显示译码器的逻辑功能；
3．掌握数码管与译码器配合使用的方法；。
二．实验原理
译码器的作用是进行代
码间的“翻译”，将具有特定含义的二进制码进行辨别，并转
换成控制信号。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换
译码器。 <
br>l．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3
线—8线和
4线—16线译码器。若有n个输入变量，则有2
n
个不同的组合状态，就有2
n个输出端供其使用。例如，有3个输入变量(或称为地址端)，那么就可以有2
3
=8个不
同
的地址组合，分别为000、001、010、011、100、101、110、111，可以控制
8个输出端，
而每一个输出所代表的函数对应于n个输入变量的最小项。
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
16
15 14 13 12 11 10 9
V
CC
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
74LS138
A
0
A
1
A
2
S
2
S
3
S
1
Y
7
GND
1
2
3 4 5
6 7 8
(b)
1 1 1
15 14 13
12 11 10 9 7
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
8
16
74LS138
1 1 1
V
CC
S
1
S
2
S
3
GND
A
0
A
1
A
2
1 2
3 6 4 5
S
1
S
2
S
3
A A A
012
(c)
(a)
图3-1 3—8线译码器74LS138逻辑图及引脚排列
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。
其中A
2
、A
1
、A
0
为地址输入端，￣Y
0
~￣Y
7
为译码输出端，S
1
、¯S
2
、¯S
3
为使能端。表
3-1为74LSl38功能表。
当S
1
=1，¯S
2
+¯S
3
=0时，74LS138工作，地址码所指定的输出端
输出0(被选中)，其
它输出端均输出1(未被选中)。当S
1
=0；¯S
2
+¯S
3
=×（注：“×”即不论是什么逻辑值的意
思。）；或S
1
=×，¯S
2
+¯S
3
=1时，译码器被禁止，所有输出同时为l。
表3-1
输 入
S
1
S
2
+¯¯S
3
A
2
A
1
A
0
Y
0
Y
1
1
Y
2
输 出
Y
3
Y
4
Y
5
Y
6
Y
7
1
1
1
1
1
1
1
1
0
×
0
0
0
0
0
0
0
0
×
1
0
0
0
0
1
1
1
1
×
×
0
0
1
1
0
0
1
1
×
×
0
1
0
1
0
1
0
1
×
×
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
74LS138译码器也可作为负脉冲输出脉冲分配器使用，只
需利用使能端中的一个输
入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。若令¯S<
br>2
=¯S
3
=0，在S
1
端输入数据，地址码所对应的输出端
输出S
1
数据的反码；若令S
1
=1、¯S
3
=0，从¯S
2
端输入
数据，地址码所对应的输出端就
是S
2
端数据信息
的原码。若输入
的是时钟脉冲，则数据分配器便
成为时钟脉冲分配器。数据分配
器可将
一个信号源的数据信息
传输到不同的地点。
二进制译码器还可以用来
实现逻辑函数。
由表3-1知，
74LS138正常工作时，每个输出
端输出的逻辑关系为
Y
0
A
2
A
1
A
0
Y
4
A<
br>2
A
1
A
0
Y
1
A
2
A
1
A
0
Y
5
A
2
A
1
A
0
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
74LS138
A
0
A
1
A
2
S
1
S
2
S
3
数据输入
地址输入
图3-2 数据分配器
分配器输出
Z
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
74LS138
A
0
A
1
A
2
S
1
S
2
S
3
A B C
+5V
图3-3 实现逻辑函数图
Y
2
A
2
A
1A
0
Y
2
A
2
A
1
A
0<
br>Y
3
A
2
A
1
A
0
Y
3
A
2
A
1
A
0
若在地址端赋值A2
=C，A
1
=B，A
0
=A，74LS138的输出逻辑式可
以改写为
Y
0
CBA
Y
4
CBA
Y
1
CBA
Y
5
CBA
Y
2
CBA
Y
6
CBA
Y
3
CBA
Y
7
CBA<
br>
现在要用74LS138实现如下式所示的逻辑函数
ZCBACBACBACBA
先通过如下变换
ZCBACB
ACBACBAY
0
Y
1
Y
2
Y
7<
br>Y
0
Y
1
Y
2
Y
7
Y<
br>0
Y
1
Y
2
Y
7
Y
8
Y
9
Y
10
Y
11
Y
12
Y
13
Y
14
Y
15
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
74LS138(2)
A
0
A
1
A
2
S
1
S
2
S
3
由上式可接成如图3-3所示电
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
路。利用使能端能还可以方便地将两
个38译
码器组成一个416译码器，
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
74LS138(1)
如图3-4所示。
A
0
A
1
A
2
S
1
S
2
S
3
2．数码显示译码器
+5V
2
D
0
D
1
D
2
D
3
图3-4
用两片74LS138组合416译码器
a．七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图3-5(a)、(b)为共阴管和共阳管的电路。
共阴
管即所有的发光二极
M
M
管的“-”极连在一起引出
g f a b
a b c d e f g
h
g f a b
-
+
M脚接地，其它各脚必须
a
a
接高电平二极管才能发
f
g
b
f
g
b
亮；共阳管刚好相反。(c)
e
e
c
c
(a)共阴连接
M
-
为两种不同出线形式的引
d
h
d
h
出脚功能图。其中共阴管
+
a b
c d e f g h
本电路采用的型号为
e d - c h
e d
+ c h
M
5011，共阳管采用的型号
M
M
5011
5012
为5012。
(b)共阳连接 (c)符号及引脚功能
一个LED数码管可用
来显示一位0～9十进制数
图3-5 LED数码管 和一个小数点。小型数码
管(0.5寸和0.36寸)每段发光二极管的正向压降，随显示光(通常
为红、绿、黄、橙色)的
颜色不同略有差别，通常约为2～2.5V，每个发光极管的点亮电流在5～1
0mA。LED数
码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要
完
成译码功能，还要有相当的驱动能力。
b．BCD码七段译码驱动器
此类译码器型号有74LS47(共阳)，74LS48(共
16 15 14 13
12 11 10 9
阴)、CD4511(共阴)等，本实验系采用CD4511
BCD
V
fgabcde
DD
码锁存七段译码驱动器。驱动共阴极LED数码管。
CD4511
图3-6所示为CD4511引脚排列。其中
BC
LT BI LE
DA
V
SS
1 2 3 4 5 6 7 8
A、B、C、D—BCD码输入端
a、b、c、d、e、f、g
—译码输出端，输出“l”
图3-6 CD4511引脚排列
有效，用来驱动共阴极LED数码管。
LT
—测试输入端，
LT
=
“0”时，译码输出全为“1”。
BI
—消隐输入端，
BI
=“0”时，译码输出全为“0”。
LE
—锁定端，LE=“1”时译码器处于锁定(保持)状态。译码输出保持在LE=0时的
数值，LE=0
为正常译码。
表3-2为CD4511功能表。CD4511内接有上拉电阻，故只需在输出端与数码
管笔段
之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为
“0”，数码管媳灭。
表3-2
输 入
LE
×
×
0
BI
×
0
1
LT
0
1
1
D
×
×
0
C
×
×
0
B
×
×
0
A
×
×
0
a
1
0
1
3
b
1
0
1
c
1
0
1
输 出
d
1
0
1
e
1
0
1
f
1
0
1
g
1
0
0
显示字形
消隐
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
×
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
×
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
×
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
×
0
1
1
0
1
0
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
1
1
1
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
0
1
1
0
1
0
0
0
0
0
0
0
锁 存
0
1
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
1
1
1
0
1
1
0
0
0
0
0
0
0
1
1
1
1
1
0
1
1
0
0
0
0
0
0
消隐
消隐
消隐
消隐
消隐
消隐
锁存
注：消隐即数码管各LED全暗。锁存即数码管的显示不再改变。
若用实验箱，一般实验装置上已完成了译码
+5V
器CD4511和数码管BS202(或5011)之间的连接。
R LED
V
DD
a
实验时，只要接通+5V电源和将十进制的BCD码
数
A
b
B
据
接至译码器的相应输入端A、B、C、D即可显示0～
c
C
输
9的数字。四位数码管可接受四组BCD码输入。
CD4511
d
D
入
CD4511与LED数码管连接如图3-7所示。
e
LT
V
DD
三．实验设备与器件
f
BI
g
1．+5V直流电源 2．双踪示波器
LE
V
SS
3．连续脉冲源 4．逻辑电平开关
5．逻辑电平显示器 6．拨码开关组(编码器)
7．译码显示器
图3-7
CD4511驱动一位LED数码管
8．74LS138×2、74LS00一块，74LS04一块。
四．实验预习要求
1．复习有关译码器和分配器的原理。
2．根据实验任务，画出所需的实验线路及记录表格。
五．实验内容
1．数据拨码开关(实验箱上编码器)的使用（只需观察，不必记录）
将实验装置上的“编码器”某组拨码开关的输出D、C、B、A分别接至“译码显示”
部分的D、C、
B、A，接上+5V电源，然后按功能表3-2输入的要求揿动四个数码的增
减键(“+”与“-”键)
，观测“编码器”拨码盘上的数字与LED数码管显示的对应数字
是否一致，若正常则“译码显示”部分
工作状态正常。
4
2．74LS138译码器逻辑功能的测试
将译码器使能端S
1
、
S
2
、
S
3
及地址
端A
2
、A
1
、A
0
分别接至“逻辑电平产生电路”
的输出口，八个输出端
Y
7
~Y
0
依次连接在“逻辑电平显示电路
”的八个输入口上，拨
动“逻辑电平产生电路”的开关，按表3-1逐项测试74LS138的逻辑功能
，并把结果填
写在“实验原始数据记录”步骤1的表1中。
3．用74LS138构成时序脉冲分配器
实验要求为：由74LS138组成的分配器输出
端
Y
7
~Y
0
的信号与CP输入信号同相。
参照图3-2
及其实验原理，令时钟脉冲CP的频率约为10kHz。令分配器的地址端
A
2
、A<
br>1
、A
0
为某一值（地址值自定），用示波器观察和记录与地址相对应的某一
Y
X
端
的输出波形，注意输出波形与CP输入波形之间的相位关系。
注：此处要使用示波器的双线功能，一路观察CP波形，一路观察输出波形。
把CP与某Y
X
端的波形画在“实验原始数据记录”步骤2的表2中。
4
．用两片74LSl38组合成一个416线译码器，并进行逻辑功能的测试，把测试的
数值填写在“实
验原始数据记录”步骤3的表3中。
5．利用74LS00（与非门）和74LS04（非门）搭建一
个如图3—8所示的24线译码
器，通过填写真值表验证其逻辑功能（真值表自行设计并把表置在“实验
原始数据记录”
步骤4中）。
1
A
A
0
1
1
1
1
1
Y
0
Y
1
Y
2
Y
3
1
图3-8
六．实验报告
1．画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。
2．填写各表格，对实验数据进行分析、讨论，并做出结论。
5
实验原始数据记录
步骤1：74LS138逻辑功能验证
表1
输 入
S
1
1
1
1
1
1
1
1
1
表2
地址输入码
CP
A
2
A
1
A
0
=
与地址相对应输出端Y
X
=
波形记录
S
2
+¯¯S
3
0
0
0
0
0
0
0
0
A
2
0
0
0
0
1
1
1
1
A
1
0
0
1
1
0
0
1
1
A
0
0
1
0
1
0
1
0
1
Y
0
Y
1
Y
2
输 出
Y
3
Y
4
Y
5
Y
6
Y
7
步骤2：绘出其中一个输出端的波形。
步骤3：验证4—16线译码器的逻辑功能。
表3
地址码
D
3
D
2
D
1
D
0
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
输
出
Y
7
Y
8
Y
9
Y
10
Y
11
Y
12
Y
13
Y
14
Y
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
步骤4：验证24译码器的逻辑功能。
表4（自行设计验证译码器的真值表）
6